半導體裝置及其制造方法
【專利摘要】本發明涉及半導體裝置及其制造方法。一種半導體裝置的制造方法包括以下步驟：提供一透光襯底；形成一柵極于透光襯底上；形成一柵極絕緣層覆蓋于柵極上；形成一氧化半導體層于柵極絕緣層上，并至少部分位于柵極上方；形成一蝕刻終止層于柵極上方，并至少覆蓋部分氧化半導體層；形成一電極層于部分氧化半導體層上；以及將氧化半導體層未被蝕刻終止層及電極層覆蓋的部分進行低電阻化處理而形成一像素電極。
【專利說明】
半導體裝置及其制造方法
技術領域
[0001]本發明是關于一種半導體裝置及其制造方法。特別是指一種使用氧化半導體而形成的半導體裝置及其制造方法，尤其是關于一種液晶顯示裝置或有機EL顯示裝置的主動矩陣襯底及其制造方法。此處，半導體裝置包含主動矩陣襯底或具備其的顯示裝置。
【背景技術】
[0002]光罩制程(Photo Engraving Process, PEP)是半導體制程中常使用的制程工藝，一道光罩制程通常包括沉積、顯影、及蝕刻等步驟。現行薄膜晶體管襯底的制程中，柵極、漏極、源極、通道、蝕刻終止層、鈍化層或像素電極等結構通常是透過光罩制程來形成，因此制程繁雜并且容易產生對位公差等問題。

【發明內容】

[0003]依據本發明的一種半導體裝置的制造方法包括以下步驟:提供一透光襯底；形成一柵極于透光襯底上；形成一柵極絕緣層覆蓋于柵極上；形成一氧化半導體層于柵極絕緣層上，并至少部分位于柵極上方；形成一蝕刻終止層于柵極上方，并至少覆蓋部分氧化半導體層；形成一電極層于部分氧化半導體層上；以及將氧化半導體層未被蝕刻終止層及電極層覆蓋的部分進行低電阻化處理而形成一像素電極。
[0004]在一實施例中，在形成柵極絕緣層之前，進一步包括以下步驟:形成一共用電極于透光襯底上，共用電極與柵極共平面且分隔設置，其中柵極絕緣層進一步覆蓋于共用電極上。
[0005]在一實施例中，制造方法進一步包括以下步驟:形成一鈍化層覆蓋像素電極、蝕刻終止層及電極層；及形成一共用電極于鈍化層上。
[0006]在一實施例中，低電阻化處理包括真空電漿處理或高溫退火處理。
[0007]依據本發明的一種半導體裝置包括一透光襯底、一柵極、一柵極絕緣層、一氧化半導體層、一蝕刻終止層以及一電極層。柵極設置于透光襯底上。柵極絕緣層覆蓋于柵極上。氧化半導體層設置于柵極絕緣層上，并至少部分位于柵極上方。蝕刻終止層設置于柵極上方，并至少覆蓋部分氧化半導體層。電極層設置于部分氧化半導體層上。氧化半導體層未被蝕刻終止層及電極層覆蓋的部分為一像素電極。
[0008]在一實施例中，半導體裝置進一步包括一共用電極，其設置于透光襯底上。共用電極與柵極共平面且分隔設置。柵極絕緣層進一步覆蓋于共用電極上。
[0009]在一實施例中，半導體裝置進一步包括一鈍化層及一共用電極。鈍化層覆蓋像素電極、蝕刻終止層及電極層。共用電極設置于鈍化層上。
[0010]在一實施例中，共用電極的材料包括銦錫氧化物(ITO)、銦鋅氧化物(IZO)、摻氟氧化錫(FTO)、摻鋁氧化鋅(AZO)、摻鎵氧化鋅(GZO)、或銦鎵鋅氧化物(IGZO)。
[0011 ] 在一實施例中，當共用電極的材料為銦鎵鋅氧化物(IGZO)，共用電極透過低電阻化處理而為一電極。
[0012]在一實施例中，氧化半導體層的材料包括銦鎵鋅氧化物(IGZO) O
[0013]在一實施例中，氧化半導體層包括第一氧化半導體層及第二氧化半導體層，其中第一氧化半導體層位于柵極絕緣層與第二氧化半導體層之間，且第二氧化半導體層摻雜P型雜質或η型雜質。
[0014]在一實施例中，像素電極進一步包括第一氧化半導體層及第二氧化半導體層。
[0015]承上所述，本發明的半導體裝置及其制作方法，藉由將未被蝕刻終止層覆蓋的部分氧化半導體層進行低電阻化處理，而形成像素電極，而不需另外設置一像素電極層，進而減少使用光罩的制程工藝，并且免去形成像素電極層可能產生的公差。
【附圖說明】
[0016]圖1為本發明第一實施例的一種半導體裝置的制造方法的步驟流程圖。
[0017]圖2至圖5為半導體裝置的制造流程示意圖。
[0018]圖6為本發明第一實施例的一種半導體裝置的剖面圖。
[0019]圖7為圖6的半導體裝置的上視圖。
[0020]圖8Α及圖8Β分別為半導體裝置的不同態樣的示意圖。
[0021]圖9為本發明第一實施例的另一種半導體裝置的制造方法的步驟流程圖。
[0022]圖1OA為本發明第二實施例的一種半導體裝置的制造方法流程圖。
[0023]圖1OB為本發明第二實施例的一種半導體裝置的剖面圖。
【具體實施方式】
[0024]以下將參照相關附圖，說明依本發明較佳實施例的一種半導體裝置及其制造方法，其中相同的組件將以相同的參照符號加以說明。
[0025]圖1為本發明第一實施例的一種半導體裝置的制造方法的步驟流程圖，圖2至圖5為半導體裝置的制造流程示意圖，圖6為本發明第一實施例的一種半導體裝置SI的剖面圖。請參照圖1并搭配圖2至圖6所示，本發明的半導體裝置SI及其制造方法可應用于液晶顯示裝置或有機EL (Organic Electro-Luminescence)顯示裝置的主動矩陣襯底，例如是薄膜晶體管(Thin Film Transistor, TFT)數組襯底，特別是應用于邊緣電場轉換(FringeField Switching, FFS)技術的液晶顯示裝置的主動矩陣襯底。于此，半導體裝置SI可包含主動矩陣襯底或具備其的顯示裝置。
[0026]半導體裝置SI的制造方法包括以下步驟:提供一透光襯底(SOl);形成一柵極于透光襯底上(S02);形成一共用電極于透光襯底上，共用電極與柵極共平面且分隔設置(S03);形成一柵極絕緣層覆蓋于柵極及共用電極上(S04);形成一氧化半導體層于柵極絕緣層上，并至少部分位于柵極上方(S05);形成一蝕刻終止層于柵極上方，并至少覆蓋部分氧化半導體層(S06);形成一電極層于部分氧化半導體層上(S07);以及將氧化半導體層未被蝕刻終止層及電極層覆蓋的部分進行低電阻化處理而形成一像素電極(S08)。
[0027]于步驟SOl及步驟S02中，如圖2所示，提供一透光襯底I。透光襯底I可為玻璃襯底、塑料襯底、或藍寶石襯底。接著，形成一柵極2于透光襯底I上。具體而言，柵極2可透過濺鍍沉積一層金屬層于透光襯底I上，并于金屬層上覆蓋光刻膠，利用光罩對光刻膠進行曝光、顯影、以及蝕刻等制程工藝而形成柵極2。其中金屬層(以及由金屬層形成的柵極2)的材料可包括鉭(Ta)、釹(Nd)、鉻(Cr)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、或其組合。
[0028]在步驟S03中，共用電極CE與柵極2共平面地設置于透光襯底I上，并且彼此分隔設置以電性隔離。共用電極CE的材料可包括導電層，例如銦錫氧化物(ΙΤ0)、銦鋅氧化物(IZO)、摻氟氧化錫(FTO)、摻鋁氧化鋅(AZO)、或摻鎵氧化鋅(GZO)，其可藉由沉積、曝光、顯影、及蝕刻等制程工藝而形成。值得一提的是，共用電極CE的材料也可以是氧化半導體層，如銦鎵鋅氧化物(IGZ0)。其中，當共用電極CE的材料為銦鎵鋅氧化物(IGZ0)，共用電極CE可透過低電阻化處理而為一導體。
[0029]具體而言，低電阻化處理可包括真空電漿處理或高溫退火處理。例如使用有化學氣相沈積(Chemical Vapor Deposit1n，簡稱CVD)裝置的氫電楽處理、使用有蝕刻裝置的氬電漿處理、及還原環境下的高溫退火處理等或氫電漿搭配高溫退火處理等多種方法搭配使用的低電阻化處理方法。或者，例如將使用銦鎵鋅氧化物(IGZO)的共用電極CE置于氫氣環境中經由250°C至400°C的高溫處理I至2小時，使得共用電極CE的氧離子被還原而形成導體。
[0030]接著，請參照圖3所示，形成一柵極絕緣層3覆蓋于柵極2上。于步驟S04中，柵極絕緣層3可例如以化學氣相沉積(Chemical Vapor Deposit1n, CVD)的方式形成于透光襯底I上，其中柵極絕緣層3的材料包括娃氧化物(S1x)、娃氮化物(SiNx)、娃氮氧化物(S1xNy)、氧化鋁(A1203)、氮化鋁(AlN)、或聚亞酰胺(Polyimide，PI)。此外，在本實施例中，柵極絕緣層3進一步覆蓋共用電極CE。
[0031]請參照圖4所示，在步驟S05中，形成一氧化半導體層4于柵極絕緣層3上，并至少部分位于柵極2上方，其中氧化半導體層4可包括銦鎵鋅氧化物(IGZO)。具體而言，可透過濺鍍沉積一層銦鎵鋅氧化物于柵極絕緣層3上，并于銦鎵鋅氧化物上覆蓋光刻膠，利用光罩對光刻膠進行曝光、顯影、以及蝕刻等制程工藝而形成銦鎵鋅氧化物(即氧化半導體層4)。此外，在本實施例中，氧化半導體層4進一步延伸形成至共用電極CE的上方。
[0032]接著進入步驟S06，請參照圖5所示，柵極2的上方形成一蝕刻終止層5，并至少覆蓋部分氧化半導體層4。另外，如圖6所示的步驟S07，形成一電極層6于部分氧化半導體層4上，使得電極層6可與氧化半導體層4電性連接，其中電極層6作為源極/漏極。于此，電極層6的材料可包括鉭(Ta)、釹(Nd)、鉻(Cr)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、或其組合。另外，電極層6可與上述金屬層(或門極2)使用相同或不同的材料。
[0033]最后進行步驟S08，將氧化半導體層4未被蝕刻終止層5及電極層6覆蓋的部分進行低電阻化處理而形成一像素電極P。請參照圖6及圖7所示，其中圖7為圖6的半導體裝置的上視圖，而圖6為圖7沿A-A線段的剖面圖。由于氧化半導體層4暴露的部分進行低電阻化處理而成為導體，因此可作為像素電極P。此外，為使附圖簡潔，圖7未顯示柵極絕緣層3o
[0034]同樣地，低電阻化處理可包括真空電漿處理或高溫退火處理。例如使用有化學氣相沈積(Chemical Vapor Deposit1n，簡稱CVD)裝置的氫電楽處理、使用有蝕刻裝置的氬電漿處理、及還原環境下的高溫退火處理等或氫電漿搭配高溫退火處理等多種方法搭配使用的低電阻化處理方法。
[0035]或者，例如將暴露于蝕刻終止層5外的部分氧化半導體層4，在氫氣環境中經由250°C至400°C的高溫處理I至2小時，使得氧化半導體層4的氧離子被還原而形成導體。于此，氧化半導體層4被蝕刻終止層5覆蓋而未經低電阻化處理的部分，并且是自電極層6連通至像素電極P的部分為信道區C，其中信道區C的長度L可參照圖6所標示。
[0036]如此一來，本實施例透過將部分氧化半導體層4進行低電阻化處理而形成像素電極P，而不需另外設置一像素電極層，進而減少使用光罩的制程工藝，并且免去形成像素電極層可能產生的公差。
[0037]是以，透過上述制作方法所制得的半導體裝置SI包括一透光襯底1、一柵極2、一共用電極CE、一柵極絕緣層3、一氧化半導體層4、一蝕刻終止層5以及一電極層6，其中部分氧化半導體層4透過低電阻化處理而為一像素電極P。
[0038]在本實施例中，共用電極CE呈多條分隔配置，像素電極P呈整片配置。在其它實施例中，像素電極P可呈多條分隔配置，而共用電極CE可呈整片配置。于此，藉由像素電極P與共用電極CE交錯配置，當半導體裝置SI應用于液晶顯示面板時，共用電極CE與像素電極P即可產生邊緣電場以控制液晶分子轉動。
[0039]此外，半導體裝置SI中各組件的說明已詳述于上，于此不再贅述。
[0040]另外，半導體裝置SI可進一步包括一鈍化層(圖未示)，其設置于像素電極P及電極層6上，可避免外部導體接觸像素電極P或電極層6而產生電性干擾。
[0041]另外，氧化半導體層4可為多層結構。請參照圖8A及圖SB所示，其分別為半導體裝置的不同態樣的示意圖。如圖8A所示，在本實施例中，氧化半導體層4包括第一氧化半導體層41及第二氧化半導體層42，其中第一氧化半導體層41位于柵極絕緣層3與第二氧化半導體層42之間。而圖SB所示的第二氧化半導體層42僅位于蝕刻終止層5的下方，以提高通道區C的截面積。在這些實施例中，第二氧化半導體層42可摻雜P型雜質如硼(B)、或η型雜質如磷⑵的摻雜，使得第二氧化半導體層42具有更佳的導電性。于此，制作方法可進一步包括一步驟:將氧化半導體層進行摻雜處理(S09)，即如圖9所示。摻雜η型雜質為例可以使用硅烷(SiH4)與磷化氫(PH3)為反應氣體，藉由電漿輔助化學氣相沈積(plasma-enhanced chemical vapor deposit1n, PECVD)法、氣相生長法、派射法進行。另夕卜，也可以使用擴散法或離子植入法將雜質元素導入到所述非晶硅膜。較佳的是在使用離子植入法等導入雜質元素之后進行加熱等來使雜質元素擴散。摻雜P型雜質為例可以使用硅烷(SiH4)與乙硼烷(B2H6)為反應氣體，藉由電漿輔助化學氣相沈積法、氣相生長法、濺射法進行。另外，也可以使用擴散法或離子植入法將雜質元素導入到所述非晶硅膜。較佳的是在使用離子植入法等導入雜質元素之后進行加熱等來使雜質元素擴散。
[0042]圖1OA為本發明第二實施例的一種半導體裝置的制造方法流程圖，圖1OB為本發明第二實施例的一種半導體裝置的剖面圖。請參照圖1OA及圖1OB所示，本實施例的制造方法包括:提供一透光襯底(Sll);形成一柵極于透光襯底上(S12);形成一柵極絕緣層覆蓋于柵極上(S13);形成一氧化半導體層于柵極絕緣層上，并至少部分位于柵極上方(S14);形成一蝕刻終止層于柵極上方，并至少覆蓋部分氧化半導體層(S15);形成一電極層于部分氧化半導體層上(S16);將氧化半導體層未被蝕刻終止層及電極層覆蓋的部分進行低電阻化處理而形成一像素電極(S17);形成一鈍化層覆蓋像素電極、蝕刻終止層及電極層(S18);以及形成一共用電極于鈍化層上(S19)。簡單地說，本實施例的半導體裝置S2與上述實施例的差異在于，在本實施例中，共用電極CE是形成于像素電極P的上方，也就是共用電極CE與像素電極P的相對位置對調。
[0043]具體而言，在本實施例中，半導體裝置S2的共用電極CE是形成于像素電極P之后，也就是于步驟S17的低電阻化處理以后，再進行步驟S18及步驟S19:設置一鈍化層(passivat1n) 7，以及設置共用電極CE于鈍化層7上。進一步來說，鈍化層7可例如以化學氣相沉積(CVD)的方式形成，并覆蓋像素電極P、蝕刻終止層5以及電極層6，而作為保護層，以防止外部導體電性干擾像素電極P或電極層6。其中，鈍化層7的材料例如為硅氧化物(S1x)、硅氮化物(SiNx)、硅氮氧化物(S1xNy)、氧化鋁(A1203)、氮化鋁(AlN)、或聚亞酰胺(Polyimide，PI)。于此，共用電極CE即形成于鈍化層7上，特別是位于像素電極P的上方，以當半導體裝置S2應用于液晶顯示面板時，共用電極CE與像素電極P可產生邊緣電場以控制液晶分子轉動。其中，共用電極CE的材料與上述實施例相同，而當使用銦鎵鋅氧化物(IGZO)作為共用電極CE時，可經由低電阻化處理而形成共用電極使用，其敘述已詳述于上，于此不作贅述。
[0044]另外，本實施例的步驟及組件也可參照上述實施例所述，不作贅述。
[0045]綜上所述，本發明的半導體裝置及其制作方法，藉由將未被蝕刻終止層覆蓋的部分氧化半導體層進行低電阻化處理，而形成像素電極，而不需另外設置一像素電極層，進而減少使用光罩的制程工藝，并且免去形成像素電極層可能產生的公差。
[0046]以上所述僅為舉例性，而非為限制性者。任何未脫離本發明的精神與范疇，而對其進行的等效修改或變更，均應包含于后附的權利要求中。
【主權項】
1.一種半導體裝置的制造方法，包括以下步驟: 提供一透光襯底； 形成一柵極于所述透光襯底上； 形成一柵極絕緣層覆蓋于所述柵極上； 形成一氧化半導體層于所述柵極絕緣層上，并至少部分位于所述柵極上方； 形成一蝕刻終止層于所述柵極上方，并至少覆蓋部分所述氧化半導體層； 形成一電極層于部分所述氧化半導體層上；以及 將所述氧化半導體層未被所述蝕刻終止層及所述電極層覆蓋的部分進行低電阻化處理而形成一像素電極。2.如權利要求1所述的制造方法，其中在形成所述柵極絕緣層之前，進一步包括以下步驟: 形成一共用電極于所述透光襯底上，所述共用電極與所述柵極共平面且分隔設置，其中所述柵極絕緣層進一步覆蓋于所述共用電極上。3.如權利要求1所述的制造方法，進一步包括以下步驟: 形成一鈍化層覆蓋所述像素電極、所述蝕刻終止層及所述電極層；及形成一共用電極于所述鈍化層上。4.如權利要求1所述的制造方法，其中所述低電阻化處理包括真空電漿處理或高溫退火處理。5.一種半導體裝置，包括: 一透光襯底； 一柵極，設置于所述透光襯底上； 一柵極絕緣層，覆蓋于所述柵極上； 一氧化半導體層，設置于所述柵極絕緣層上，并至少部分位于所述柵極上方； 一蝕刻終止層，設置于所述柵極上方，并至少覆蓋部分所述氧化半導體層；以及 一電極層，設置于部分所述氧化半導體層上； 其中所述氧化半導體層未被所述蝕刻終止層及所述電極層覆蓋的部分為一像素電極。6.如權利要求5所述的半導體裝置，進一步包括一共用電極，設置于所述透光襯底上，所述共用電極與所述柵極共平面且分隔設置，其中所述柵極絕緣層進一步覆蓋于所述共用電極上。7.如權利要求5所述的半導體裝置，進一步包括: 一鈍化層，覆蓋所述像素電極、所述蝕刻終止層及所述電極層；及 一共用電極，設置于所述鈍化層上。8.如權利要求6或7所述的半導體裝置，其中所述共用電極的材料包括銦錫氧化物即ITO、銦鋅氧化物即IZO、摻氟氧化錫即FTO、摻鋁氧化鋅即AZO、摻鎵氧化鋅即GZO、或銦鎵鋅氧化物即IGZO。9.如權利要求8所述的半導體裝置，其中當所述共用電極的材料為銦鎵鋅氧化物即IGZ0，所述共用電極透過低電阻化處理而為一電極。10.如權利要求5所述的半導體裝置，其中所述氧化半導體層的材料包括銦鎵鋅氧化物即IGZO011.如權利要求5所述的半導體裝置，其中所述氧化半導體層包括第一氧化半導體層及第二氧化半導體層，其中第一氧化半導體層位于柵極絕緣層與第二氧化半導體層之間，且第二氧化半導體層摻雜P型雜質或η型雜質。12.如權利要求11所述的半導體裝置，其中所述像素電極進一步包括第一氧化半導體層及第二氧化半導體層。
【文檔編號】H01L21/336GK105845545SQ201510019360
【公開日】2016年8月10日
【申請日】2015年1月14日
【發明人】吳健豪, 李懿庭, 胡憲堂
【申請人】南京瀚宇彩欣科技有限責任公司, 瀚宇彩晶股份有限公司