半導體裝置及其制造方法
【專利摘要】本發明實施例提供一種半導體裝置及其制造方法，該半導體裝置包括：漏極電極；基板；外延層，包括：第一導電型漂移區，具有第一導電型；第二導電型井區，其中第二導電型井區與第一導電型漂移區之間具有交界；溝槽；柵極結構，設于溝槽中；源極區；第二導電型重摻雜第一區，設于第二導電型井區中，且接觸第二導電型井區與第一導電型漂移區之間的交界；層間介電層；及源極電極。
【專利說明】
半導體裝置及其制造方法
技術領域
[0001] 本發明中所述實施例是有關于半導體元件/裝置及其制造方法，且特別是有關于 一種金屬氧化物半導體場效應晶體管及其制造方法。
【背景技術】
[0002] 功率元件可廣泛地使用在用于驅動及控制高功率的家電制品及車載應用等。此功 率元件包括實行開關操作的放大輸出的功率晶體管。此種功率晶體管可為金屬氧化物半導 體場效應晶體管（MOSFET)，例如為垂直金屬氧化物半導體場效應晶體管。
[0003] -般在制造此垂直金屬氧化物半導體場效應晶體管時，會希望此垂直金屬氧化物 半導體場效應晶體管具有較低的導通電阻（on resistance)以及較高的擊穿電壓。然而，通 常無法同時降低導通電阻并增加擊穿電壓。亦即，當導通電阻降低時，擊穿電壓亦會降低。 反之，當導通電阻增加時，擊穿電壓亦會增加。
[0004] 因此，業界亟須一種可同時降低導通電阻并增加擊穿電壓的垂直金屬氧化物半導 體場效應晶體管。

【發明內容】

[0005] 本發明實施例提供一種半導體裝置，包括：漏極電極；基板，重摻雜有第一導電型 且電連接漏極電極；外延層，設于基板上，外延層包括：第一導電型漂移區，具有該第一導 電型，設于基板上；第二導電型井區，具有一第二導電型，且設于第一導電型漂移區上且延 伸至外延層的頂面，其中第二導電型井區與第一導電型漂移區之間具有交界，且第一導電 型與第二導電型不同；溝槽（trench)，自外延層的頂面延伸穿過第二導電型井區并進入第 一導電型漂移區中；柵極結構，設于溝槽中；源極區，設于柵極結構兩側的第二導電型井區 中，其中源極區具有第一導電型；第二導電型重摻雜第一區，設于第二導電型井區中，且接 觸第二導電型井區與第一導電型漂移區之間的交界；層間介電層，設于外延層上；及源極 電極，與源極區電連接。
[0006] 本發明另一實施例還提供一種半導體裝置的制造方法，包括：提供基板，重摻雜有 第一導電型，且具有上表面及下表面；形成外延層于基板的上表面上，外延層具有第一導電 型；形成第二導電型重摻雜第一區于外延層中，該第二導電型重摻雜第一區具有一第二導 電型，其中第一導電型與第二導電型不同；形成第二導電型井區，自外延層的頂面延伸入外 延層中，其中外延層中未形成有第二導電型井區的部分是作為第一導電型漂移區，該第一 導電型漂移區具有該第一導電型，且第二導電型井區與第一導電型漂移區之間具有交界， 其中第二導電型重摻雜第一區是設于第二導電型井區中，且接觸第二導電型井區與第一導 電型漂移區之間的交界；形成溝槽（trench)，自外延層的頂面延伸穿過第二導電型井區并 進入第一導電型漂移區中；形成柵極結構于溝槽中；形成源極區于柵極結構兩側的第二導 電型井區中，其中源極區具有第一導電型；形成層間介電層于外延層上；形成源極電極，源 極電極與源極區電連接；及形成漏極電極于基板的下表面上，漏極電極與基板電連接。
[0007] 本發明再一實施例又提供一種半導體裝置的制造方法，包括：提供基板，重摻雜有 第一導電型，且具有上表面及下表面；形成外延層于基板的上表面上，外延層具有第一導電 型；形成第二導電型井區，自外延層的頂面延伸入外延層中，其中外延層中未形成有第二導 電型井區的部分是作為第一導電型漂移區，且第二導電型井區與第一導電型漂移區之間具 有交界，其中該第二導電型井區具有一第二導電型，該第一導電型漂移區具有該第一導電 型，且第一導電型與第二導電型不同；形成溝槽（trench)，自外延層的頂面延伸穿過第二 導電型井區并進入第一導電型漂移區中；形成柵極結構于溝槽中；形成源極區于柵極結構 兩側的第二導電型井區中，其中源極區具有第一導電型；形成層間介電層于外延層上；進 行蝕刻步驟蝕穿層間介電層、源極區及部分第二導電型井區以形成開口，開口暴露部分第 二導電型井區；進行摻雜步驟以于第二導電型井區暴露的部分形成第二導電型重摻雜第一 區，其中第二導電型重摻雜第一區是設于第二導電型井區中，且接觸第二導電型井區與第 一導電型漂移區之間的交界；形成源極電極，源極電極與源極區電連接，且部分源極電極填 入開口中并直接接觸第二導電型重摻雜第一區；及形成漏極電極于基板的下表面上，漏極 電極與基板電連接。
[0008] 為讓本發明的特征、和優點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖 式，作詳細說明如下。
【附圖說明】
[0009] 圖1A-1G是本發明一實施例的垂直金屬氧化物半導體場效應晶體管在其制造方 法中各階段的剖面圖。
[0010] 圖2A-2D是本發明另一實施例的垂直金屬氧化物半導體場效應晶體管在其制造 方法中各階段的剖面圖。
[0011] 圖3A-3D是本發明又一實施例的垂直金屬氧化物半導體場效應晶體管在其制造 方法中各階段的剖面圖。
[0012] 圖4A是比較例的垂直金屬氧化物半導體場效應晶體管的沖擊游離化（impact ionization)分析圖。
[0013] 圖4B是本發明圖3D的垂直金屬氧化物半導體場效應晶體管的沖擊游離化 (impact ionization)分析圖。
[0014] 圖5是本發明實施例的垂直金屬氧化物半導體場效應晶體管的擊穿電壓分析圖。
[0015] 圖6是本發明實施例的垂直金屬氧化物半導體場效應晶體管的擊穿電壓分析圖。
[0016] 圖7是本發明兩實施例的垂直金屬氧化物半導體場效應晶體管的擊穿電壓分析 圖
[0017] 圖8是本發明實施例的垂直金屬氧化物半導體場效應晶體管的導通電流分析圖。
[0018] 符號說明：
[0019] 100、200、300 基板；
[0020] 100A、200A、300A 上表面；
[0021] 100B、200B、300B 下表面；
[0022] 102、202、302 外延層；
[0023] 102A、202A、302A 頂面；
[0024] 104A第二導電型摻雜步驟；
[0025] 104B第一導電型摻雜步驟；
[0026] 108P第二導電型重摻雜第一預定區；
[0027] 108、208、308第二導電型重摻雜第一區；
[0028] 108T、208T、308T 頂邊；
[0029] 108Β、208Β、308Β 底邊；
[0030] 110預定中和區；
[0031] 112、212、312 第二導電型井區；
[0032] 114、214、314第一導電型漂移區；
[0033] 116、216、316 交界；
[0034] 118Ρ柵極結構預定區；
[0035] 118C 底部；
[0036] 118、218、318 溝槽；
[0037] 120、220、320 柵極結構；
[0038] 120Α、220Α、320Α 柵極介電層；
[0039] 120Β、220Β、320Β 柵極；
[0040] 120C、320C 底部；
[0041] 122、322 源極區；
[0042] 122'、322'被蝕刻后的源極區；
[0043] 122a' 源極區；
[0044] 124、324層間介電層；
[0045] 124'、324'被蝕刻后的層間介電層；
[0046] 126、226、326 開口；
[0047] 128228第二導電型重摻雜第二區；
[0048] 130、230、330 源極電極；
[0049] 132、232、332 漏極電極；
[0050] 134、234、334垂直金屬氧化物半導體場效應晶體管；
[0051] 206第二導電型重摻雜暫時區；
[0052] 312'被蝕刻后的第二導電型井區；
[0053] 222'被蝕刻后的源極區；
[0054] 224'被蝕刻后的層間介電層；
[0055] Dl 距離；
[0056] Y 方向；
[0057] D2 深度；
[0058] Tl 深度；
[0059] T2-T7 厚度；
[0060] W1-W9 寬度。
【具體實施方式】
[0061] 以下針對本發明的半導體裝置及其制造方法作詳細說明。應了解的是，以下的敘 述提供許多不同的實施例或例子，用以實施本發明的不同樣態。以下所述特定的元件及排 列方式僅為簡單描述本發明。當然，這些僅用以舉例而非本發明的限定。此外，在不同實施 例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論 的不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位于一第二材 料層上或之上時，包括第一材料層與第二材料層直接接觸的情形。或者，亦可能間隔有一或 更多其它材料層的情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。
[0062] 必需了解的是，為特別描述或圖示的元件可以是本領域技術人員所熟知的各種形 式存在。此外，當某層在其它層或基板"上"時，有可能是指"直接"在其它層或基板上，或 指某層在其它層或基板上，或指其它層或基板之間夾設其它層。
[0063] 此外，實施例中可能使用相對性的用語，例如"較低"或"底部"及"較高"或"頂 部"，以描述圖示的一個元件對于另一元件的相對關系。能理解的是，如果將圖示的裝置翻 轉使其上下顛倒，則所敘述在"較低"側的元件將會成為在"較高"側的元件。
[0064] 在此，"約"、"大約"的用語一般通常是指數值的誤差或范圍，其依據不同技術而有 不同變化，且其范圍對于本領域技術人員所理解是具有最廣泛的解釋，藉此涵蓋所有變形 及類似結構。在一些實施例中，通常表示在一給定值或范圍的20%之內，較佳是10%之內， 且更佳是5%之內。在此給定的數量為大約的數量，意即在沒有特定說明的情況下，仍可隱 含"約"、"大約"的含義。
[0065] 本發明的實施例提供一種半導體裝置，更進一步來說，提供一個具有設于溝槽中 的柵極的半導體裝置，半導體裝置例如可為垂直金屬氧化物半導體場效應晶體管，或是具 有設于溝槽中的柵極的絕緣柵極雙極性晶體管（insulated gate bipolar transistor， IGBT)。以下將以垂直金屬氧化物半導體場效應晶體管為例進行說明。
[0066] 本發明實施例可利用一鄰近柵極結構底部的第二導電型重摻雜第一區以降低 柵極結構底部的電場密度，并藉此同時降低導通電阻（on resistance)并增加擊穿電壓 (breakdown voltage)〇
[0067] 參見圖1A，首先提供一基板100。此基板100可包括：單晶結構、多晶結構或非晶 結構的娃或鍺的元素半導體；氮化鎵（GaN)、碳化娃（silicon carbide)、砷化鎵（gallium arsenic)、磷化嫁（gallium phosphide)、磷化銦（indium phosphide)、石申化銦（indium arsenide)或鋪化銦（indium antimonide)等化合物半導體；SiGe、GaAsP、AlInAs、AlGaAs、 GaInAs、GaInP或GaInAsP等合金半導體或其它適合的材料及/或上述組合。此基板100重 摻雜有第一導電型，且可作為裝置的漏極區。例如，當此第一導電型為N型時，此基板100 可為重摻雜N型基板。此外，基板100具有上表面100A及下表面100B。
[0068] 接著，形成外延層102于基板100的上表面100A上。此外延層102可包括硅、 鍺、娃與鍺、III-V族化合物或上述的組合，且此外延層102可藉由外延生長（epitaxial growth)制造工藝形成，例如金屬有機物化學氣相沉積法（MOCVD)、金屬有機物化學氣相外 延法（MOVPE)、等離子增強型化學氣相沉積法（plasma-enhanced CVD)、遙控等離子化學氣 相沉積法（RP-CVD)、分子束外延法（MBE)、氫化物氣相外延法（HVPE)、液相外延法（LPE)、氯 化物氣相外延法（Cl-VPE)或類似的方法形成。
[0069] 此外延層102輕摻雜有第一導電型。例如，當此第一導電型為N型時，外延 層102為輕摻雜N型外延層，其可藉由在沉積外延層102時，于反應氣體中加入磷化氫 (phosphine)或砷化三氫（arsine)進行臨場（in-situ)摻雜，或者，亦可先沉積外延層后， 再以磷離子或砷離子進行離子注入。此外，在本發明的實施例中，重摻雜區的摻質濃度可為 輕摻雜區的摻質濃度的約10倍至100倍，例如為約20倍至80倍。
[0070] 接著，參見圖1B，進行第二導電型摻雜步驟104A以于外延層102中形成第二導電 型重摻雜暫時區106。此第二導電型與上述第一導電型不同。此第二導電型重摻雜暫時區 106可用以形成后續的第二導電型重摻雜第一區。詳細而言，此第二導電型重摻雜暫時區 106中包括第二導電型重摻雜第一預定區108P以及預定中和區110。此預定中和區110的 電性將于后續步驟中被中和，并留下未被中和的第二導電型重摻雜第一預定區108P作為 后續的第二導電型重摻雜第一區。
[0071 ] 在一實施例中，當此第二導電型為P型時，此第二導電型重摻雜暫時區106可藉由 重摻雜硼離子、銦離子或二氟化硼離子（BF2+)至外延層102中預定形成此第二導電型重摻 雜暫時區106的區域形成。
[0072] 在一實施例中，如圖IB所示，此第二導電型重摻雜暫時區106自外延層102的部 分頂面102A延伸入外延層102中，且此第二導電型重摻雜暫時區106僅延伸入外延層102 的部分深度，亦即，此第二導電型重摻雜暫時區106的深度Tl小于外延層102的厚度T2。
[0073] 接著，參見圖1C，進行第一導電型摻雜步驟104B以中和第二導電型重摻雜暫時區 106中于第二導電型重摻雜第一預定區108P以外的部分的電性，亦即中和上述預定中和區 110的電性，并留下未被中和的第二導電型重摻雜第一預定區108P作為第二導電型重摻雜 第一區108。
[0074] 在一實施例中，當此第一導電型為N型時，可藉由對上述預定中和區110重摻雜磷 離子或砷離子以中和其電性。
[0075] 接著，于外延層102中形成第二導電型井區112。此第二導電型井區112自外延層 102的頂面102A延伸入外延層102中，如圖IC所示，第二導電型井區112僅延伸入外延層 102的部分深度，亦即，此第二導電型井區112的厚度T3小于外延層102的厚度T2。此第 二導電型井區112亦具有第二導電型。此第二導電型井區112可藉由離子注入步驟形成， 例如，在一實施例中，當此第二導電型為P型時，可于預定形成此第二導電型井區112的區 域注入硼離子、銦離子或二氟化硼離子（BF/)。此外，在本發明實施例中，重摻雜區的摻質 濃度為此第二導電型井區112的摻質濃度的約3倍至10倍，例如為約5倍至8倍。
[0076] 繼續參見圖1C，外延層102中未形成有第二導電型井區112的部分是作為第一導 電型漂移區114。由于外延層102為輕摻雜第一導電型，故此第一導電型漂移區114亦為輕 摻雜第一導電型。此外，如圖IC所示，第二導電型井區112與第一導電型漂移區114之間 具有交界116,而上述第二導電型重摻雜第一區108可設于第二導電型井區112中，且接觸 第二導電型井區112與第一導電型漂移區114之間的交界116。在另一實施例中，如圖IC 所示，第二導電型重摻雜第一區108可稍微延伸進入第一導電型漂移區114中。此外，圖IC 亦于外延層102中標示出將于后續步驟中形成柵極結構的柵極結構預定區118P。
[0077] 發明人發現，一般垂直金屬氧化物半導體場效應晶體管會于柵極結構的底部（例 如圖IC的柵極結構預定區118P的底部）形成過大的電場密度，造成晶體管的擊穿電壓降 低。而本發明的實施例可通過設于第二導電型井區112中的第二導電型重摻雜第一區108 接觸交界116,即表示此第二導電型重摻雜第一區108鄰近柵極結構的底部（例如鄰近圖 IC的柵極結構預定區118P的底部118C以及后續圖ID的柵極結構的底部120C)，可將柵極 結構底部的電流向兩旁分散，并藉此降低柵極結構底部的電流密度以及電場密度，可增加 裝置的擊穿電壓。此部份亦可見后文關于圖4A-4B的說明。
[0078] 此外，在一實施例中，如圖IC所示，第二導電型重摻雜第一區108具有較靠近外延 層102頂面102A的頂邊108T以及較靠近基板100的底邊108B，且第二導電型重摻雜第一 區108的底邊108B可接觸第二導電型井區112與第一導電型漂移區114之間的交界116。 此外，在此實施例中，圖IB的第二導電型重摻雜暫時區106的深度Tl稍微大于第二導電型 井區112的厚度T3。
[0079] 然而，應注意的是，除上述圖IC所示的實施例以外，本發明的第二導電型重摻雜 第一區108的底邊108B亦可設于第一導電型漂移區114或基板100中。此部分將于后文 詳細說明。因此，圖IC所示的實施例僅為說明之用，本發明的范圍并不以此為限。
[0080] 接著，參見圖1D，于外延層102中形成溝槽（trench) 118。此溝槽118自外延層 102的頂面102A延伸穿越第二導電型井區112并進入第一導電型漂移區114中。
[0081] 接著，形成柵極結構120。此柵極結構120包括柵極介電層120A及柵極120B。如 圖ID所示，此柵極介電層120A直接接觸外延層102。詳細而言，此柵極介電層120A直接接 觸第二導電型井區112與第一導電型漂移區114,而柵極120B是設于柵極介電層120A上 且填入溝槽118。詳細而言，此柵極介電層120A是設于柵極120B與溝槽118之間、以及柵 極120B與第二導電型井區112、第一導電型漂移區114之間。此柵極介電層120A使柵極 120B與第二導電型井區112、第一導電型漂移區114及后續設于第二導電型井區112中的 源極區電性絕緣。
[0082] 在一些實施例中，此柵極結構120可由以下步驟形成。首先，形成一介電材料層 (未繪示）于溝槽118的側壁與底部及外延層102的頂面102A上。接著，毯覆性沉積一導 電層（未繪示）于上述介電材料層上且填入溝槽118中。之后，以光刻與蝕刻步驟圖案化 上述介電材料層及導電層以分別形成柵極介電層120A及柵極120B并完成柵極結構120。
[0083] 上述介電材料層（未繪示）的材料（亦即柵極介電層120A的材料）可為氧化硅、 氮化娃、氮氧化娃、高介電常數（high-k)介電材料、或其它任何適合的介電材料、或上述的 組合。此高介電常數介電材料可為金屬氧化物、金屬氮化物、金屬硅化物、過渡金屬氧化 物、過渡金屬氮化物、過渡金屬硅化物、金屬的氮氧化物、金屬鋁酸鹽、鋯硅酸鹽、鋯鋁酸鹽。 例如，此高介電常數（high-k)介電材料可為 LaO、A10、ZrO、TiO、Ta205、Y203、SrTiO 3(STO)、 BaTiO3 (BTO)、BaZrO、Hf02、Hf03、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、 HfTaTiO、HfAlON、（Ba，Sr)Ti03(BST)、A1203、其它適當材料、或上述組合。此介電材料層 (未繪示）可藉由化學氣相沉積法（CVD)或旋轉涂布法形成，此化學氣相沉積法例如可為 低壓化學氣相沉積法（low pressure chemical vapor deposition，LPCVD)、低溫化學氣 相沉積法（low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉 積法（rapid thermal chemical vapor deposition，RTCVD)、等離子輔助化學氣相沉積法 (plasma enhanced chemical vapor deposition，PECVD)、原子層化學氣相沉積法的原子層 沉積法（atomic layer deposition，ALD)或其它常用的方法。
[0084] 前述導電層（未繪示）的材料（亦即柵極120B的材料）可為非晶硅、多晶硅或上 述的組合。此導電層的材料可藉由前述的化學氣相沉積法（CVD)或其它任何適合的沉積方 式形成，例如，在一實施例中，可用低壓化學氣相沉積法（LPCVD)在525~650°C之間沉積而 制得非晶硅導電材料層或多晶硅導電層，其厚度范圍可為約100()Λ至約1000 OA..
[0085] 此外，柵極120Β的頂部可還包括一金屬硅化物層（未繪示），此金屬硅化物可包 括但不限于娃化鎳（nickel silicide)、娃化鈷（cobalt silicide)、娃化媽（tungsten silicide)、石圭化欽（titanium silicide)、石圭化組（tantalum silicide)、石圭化韋白（platinum silicide)以及娃化輯（erbium silicide) 〇
[0086] 繼續參見圖1D，第二導電型重摻雜第一區108的頂邊108T至外延層102的頂面 102A的距離Dl為溝槽118自外延層102的頂面102A算起的深度D2 (亦即外延層102的頂面 102A至柵極結構120的底部120C的距離）的約0. 15-0. 8倍，例如為深度D2的約0. 2-0. 7 倍，或者例如為深度D2的約0. 3-0. 6倍，又或者例如為深度D2的約0. 4-0. 5倍，且較佳為 約〇. 5倍。藉由將此距離Dl設為深度D2的約0. 15-0. 8倍，可同時增加擊穿電壓并降低導 通電阻。
[0087] 若上述第二導電型重摻雜第一區108的頂邊108T至外延層102的頂面102A的距 離Dl過小，例如小于溝槽118的深度D2的約0. 15倍，則會導致擊穿電壓降低以及導通電 阻增加。然而，若此距離Dl過大，例如大于溝槽118的深度D2的約0. 8倍，則亦會使擊穿 電壓降低以及導通電阻增加（可見后續圖5、6、8及表一的說明）。
[0088] 此外，第二導電型重摻雜第一區108與溝槽118(或者柵極結構120的柵極介電層 120A)間隔有寬度Wl，此寬度Wl為第二導電型井區112的寬度W2的約0. 05-0. 3倍，例如 為寬度W2的約0. 1-0. 2倍。若此寬度Wl過寬，例如寬于第二導電型井區112的寬度W2的 約0. 3倍，則第二導電型重摻雜第一區108會離柵極結構120過遠，使此第二導電型重摻雜 第一區108無法有效降低柵極結構120的底部120C的電場密度，亦無法藉此增加擊穿電壓 (breakdown voltage)。然而，若此寬度Wl過小，例如小于第二導電型井區112的寬度W2 的約0. 05倍，則第二導電型重摻雜第一區108會過于靠近柵極結構120,使擊穿電壓下降、 導通電阻增加或裝置效能降低。
[0089] 接著，如圖IE所示，形成源極區122于柵極結構120兩側的第二導電型井區112 中，且此源極區122具有第一導電型。例如，在一實施例中，此源極區122為重摻雜第一導 電型。此源極區122自外延層102的頂面102A(亦可稱為第二導電型井區112的表面）延 伸入第二導電型井區112中，且在本實施例中，源極區122僅延伸入第二導電型井區112的 部分深度，亦即，此源極區122的厚度T4小于第二導電型井區112的厚度T3。在一實施例 中，此源極區122可藉由離子注入步驟形成。例如，當此第一導電型為N型時，可于預定形 成此源極區122的區域注入磷離子或砷離子。此外，如圖IE所示，位于溝槽118兩側的源 極區122可直接接觸溝槽118 (亦即直接接觸柵極結構120的柵極介電層120A)。
[0090] 接著，繼續參見圖1E，形成層間介電層124于柵極120B以及外延層102的頂面 102A上。此層間介電層124覆蓋柵極結構120。此層間介電層124可用以將柵極120B與后 續形成的源極電極電性絕緣。層間介電層124可為氧化硅、氮化硅、氮氧化硅、硼磷硅玻璃 (BPSG)、磷硅玻璃（PSG)、旋涂式玻璃（SOG)、或其它任何適合的介電材料、或上述的組合。 層間介電層124可藉由前述的化學氣相沉積法（CVD)、旋轉涂布法或高密度的等離子（high density plasma，HDP)沉積以及圖案化步驟形成。
[0091] 接著，參見圖1F，在形成層間介電層124后，進行一接點蝕刻步驟蝕穿部分的層間 介電層124及源極區122以形成接點開口 126。此接點開口 126暴露部分第二導電型井區 112。被蝕刻后的層間介電層是以層間介電層124'表示，而被蝕刻后的源極區是以源極區 122'表示。上述蝕刻步驟可包括反應離子蝕刻（reactive ion etch，RIE)、等離子蝕刻或 其它合適的蝕刻步驟。
[0092] 接著，可選擇性進行一離子注入步驟，以于第二導電型井區112中被接點開口 126 暴露的部分形成一第二導電型重摻雜第二區128,此第二導電型重摻雜第二區128可為重 摻雜第二導電型，可降低金屬與半導體之間的接觸電阻。本發明實施例中形成第二導電型 重摻雜第二區128的步驟并未使用額外的光掩模，因此可降低生產成本。
[0093] 此外，如圖IF所示，第二導電型重摻雜第二區128大抵與其下的第二導電型重摻 雜第一區108對齊，故第二導電型重摻雜第一區108與溝槽118間的寬度Wl大抵與經蝕刻 后且接觸柵極介電層120A的源極區122a'的寬度W3相等，且第二導電型重摻雜第二區128 的寬度W4亦與其下的第二導電型重摻雜第一區108的寬度W5大抵相等。
[0094] 雖然在本實施例中，第二導電型重摻雜第一區108大抵與其上的第二導電型重摻 雜第二區128對齊，但本領域技術人員當可理解第二導電型重摻雜第一區108亦可不對齊 第二導電型重摻雜第二區128,例如，第二導電型重摻雜第一區108的寬度可大于第二導電 型重摻雜第二區128的寬度，使第二導電型重摻雜第一區108比第二導電型重摻雜第二區 128更靠近柵極結構120。易言之，第二導電型重摻雜第一區108與溝槽118間的寬度可小 于經蝕刻后且接觸柵極介電層120A的源極區122a'的寬度。
[0095] 接著，參見圖1G，形成源極電極130。此源極電極130與源極區122'及第二導電 型重摻雜第二區128電連接。此源極電極130又通過第二導電型重摻雜第二區128耦接 至（電連接至）第二導電型井區112。在一些實施例中，源極電極130是形成于層間介電 層124'上，且部分源極電極130是填入接點開口 126中并可直接接觸第二導電型重摻雜第 二區128。此源極電極130可為單層或多層的金、鉻、鎳、鉑、鈦、鋁、銥、銠、銅、上述的組合 或其它導電性佳的金屬材料（例如鋁銅合金（AlCu)、鋁硅銅合金（AlSiCu))。此源極電極 130可藉由例如為濺射法、電鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沉積 制造工藝形成。此外，層間介電層124'是設于柵極120B與源極電極130之間，此層間介電 層124'可使柵極120B與源極電極130電性絕緣。
[0096] 接著，于源極電極130后，可選擇性薄化基板100 (圖式并未繪示此薄化步驟），此 做法可使導通電阻降低。此薄化后的基板100的厚度會依操作電壓及元件結構而有所不 同。
[0097] 接著，繼續參見圖1G，形成漏極電極132于基板100的下表面100B上以完成垂直 金屬氧化物半導體場效應晶體管134的制作。此漏極電極132與可作為漏極區的基板100 電連接。此漏極電極132可為單層或多層的金、鉻、鎳、鉑、鈦、鋁、銥、銠、銅、上述的組合或 其它導電性佳的金屬材料（例如鈦鎳銀（TiNiAg))。此漏極電極132可藉由例如為濺射法、 電鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沉積制造工藝形成。
[0098] 本發明實施例的垂直金屬氧化物半導體場效應晶體管134包括漏極電極132以及 可作為漏極區的基板100,此基板100重摻雜有第一導電型且電連接漏極電極132。此垂直 金屬氧化物半導體場效應晶體管134還包括設于基板100上的外延層102,此外延層102包 括設于基板100上的第一導電型漂移區114,以及設于第一導電型漂移區114上且延伸至外 延層102的頂面的第二導電型井區112。此第二導電型井區112與第一導電型漂移區114 之間具有交界116,且此第一導電型與第二導電型不同。此外延層102還包括溝槽118以及 柵極結構120。此溝槽118是自外延層102的頂面102A延伸穿過第二導電型井區112并進 入第一導電型漂移區114中，而此柵極結構120是設于溝槽118中。此外延層102還包括 設于柵極結構120兩側的第二導電型井區112中的源極區122'，且此源極區122'具有第一 導電型。此外延層102還包括設于第二導電型井區112中的第二導電型重摻雜第一區108， 且此第二導電型重摻雜第一區108可接觸第二導電型井區112與第一導電型漂移區114之 間的交界116。
[0099] 此外，此垂直金屬氧化物半導體場效應晶體管134還包括設于外延層102上的層 間介電層124'以及一開口 126。此開口 126是穿過層間介電層124'及源極區122'并暴 露部分第二導電型井區112。此垂直金屬氧化物半導體場效應晶體管134還包括一第二導 電型重摻雜第二區128以及源極電極130。詳細而言，此垂直金屬氧化物半導體場效應晶 體管134的外延層102包括此第二導電型重摻雜第二區128。此第二導電型重摻雜第二區 128是設于第二導電型井區112中被開口 126暴露的部分，而此源極電極130是與源極區 122'及第二導電型重摻雜第二區128電連接。更進一步來說，部分源極電極130可填入開 口 126中并直接接觸第二導電型重摻雜第二區128。
[0100] 在一些實施例中，上述第二導電型重摻雜第一區108的頂邊108T至外延層102的 頂面102A的距離Dl為溝槽118的深度D2的約0. 15-0. 8倍，例如為約0. 2-0. 7倍，或者例 如為約0. 3-0. 6倍，又或者例如為約0. 4-0. 5倍，且較佳為約0. 5倍。且此第二導電型重摻 雜第一區108的底邊108B可接觸第二導電型井區112與第一導電型漂移區114之間的交 界116。在另一實施例中，第二導電型重摻雜第一區108的底邊108B可稍微延伸并可位于 第一導電型漂移區114中。此外，此第二導電型重摻雜第一區108與溝槽118間隔有寬度 Wl，此寬度Wl為第二導電型井區112的寬度的約0.05-0. 3倍，例如為約0. 1-0. 2倍。在一 些實施例中，此第二導電型重摻雜第一區108的摻雜濃度大致為lel9~5e20 (Ι/cm3)，且其 厚度T5不大于2 μm，以避免影響元件的擊穿電壓。
[0101] 圖2A-2D顯示本發明另一實施例的垂直金屬氧化物半導體場效應晶體管的制造 步驟。本實施例中第二導電型重摻雜第一區可自第二導電型井區延伸穿過第一導電型漂移 區且進入基板中，且第二導電型重摻雜第一區的底邊可位于基板中。應注意的是，后文中與 前述相同或相似的元件或膜層將以相同或相似的標號表示，其材料、制造方法與功能皆與 前述所述相同或相似，故此部分在后文中將不再贅述。
[0102] 參見圖2A，首先提供一基板200。此基板200的材料與前述實施例的基板100的 材料相同。此基板200重摻雜有第一導電型且可作為裝置的漏極區。例如，當第一導電型 為N型時，此基板200可為重摻雜N型基板。
[0103] 接著，在基板200中預定形成后續第二導電型重摻雜第一區的區域形成第二導電 型重摻雜暫時區206。在一實施例中，當此第二導電型為P型時，此第二導電型重摻雜暫時 區206可藉由于基板200中預定形成此第二導電型重摻雜暫時區206的區域重摻雜硼離 子、銦離子或二氟化硼離子（BF 2+)形成。此外，基板200具有上表面200A及下表面200B。
[0104] 接著，形成外延層202于基板200的上表面200A上。外延層202可包括硅、鍺、 娃與鍺、ΠΙ-ν族化合物或上述的組合。此外延層202可藉由前述的外延成長（epitaxial growth)制造工藝形成。此外延層202輕摻雜有第一導電型。例如，當此第一導電型為N型 時，外延層202為輕摻雜N型外延層。
[0105] 此外，由于上述外延成長制造工藝是在高溫下進行，例如在1180°C下進行，故上述 第二導電型重摻雜暫時區206的第二導電型離子會于此外延成長制造工藝中向上擴散進 入外延層202中并形成如圖2B所示的第二導電型重摻雜第一區208。易言之，此第二導電 型重摻雜第一區208可同時設于外延層202以及基板200中。
[0106] 接著，如圖2C所示，于外延層202中形成第二導電型井區212。此第二導電型井區 212自外延層202的頂面202A延伸入外延層202中，且此第二導電型井區212僅延伸入外 延層202的部分深度。此第二導電型井區212亦具有第二導電型。此第二導電型井區212 可藉由離子注入步驟形成，例如，在一實施例中，當此第二導電型為P型時，可于預定形成 此第二導電型井區212的區域注入硼離子、銦離子或二氟化硼離子（BF 2+)。
[0107] 在另一實施例中，首先提供一基板，接著以外延成長（epitaxial growth)制造工 藝形成第一外延層，此第一外延層輕摻雜有第一導電型。接著，在前述第一外延層中，于預 定形成后續第二導電型重摻雜第一區的區域形成第二導電型重摻雜暫時區。接著，于第一 外延層上形成第二外延層，此第二外延層輕摻雜有第一導電型。由于外延成長制造工藝是 在高溫下進行，故第二導電型重摻雜暫時區的第二導電型離子會于此外延成長制造工藝中 向上擴散進入第二外延層中并形成第二導電型重摻雜第一區。接下來，于第二外延層中形 成第二導電型井區212,此第二導電型井區212亦具有第二導電型，其中，未形成第二導電 型井區212的部分是作為第一導電型漂移區214,且第二導電型井區212與第一導電型漂移 區214之間具有交界216。若僅以結構來看，上述第二導電型重摻雜第一區可設于第二導電 型井區212中，且可進一步延伸至第一導電型漂移區214,但不會直接接觸基板。在另一實 施例中，前述第二外延層可改為具有第二導電型的外延層，如此將可減少后續再摻雜第二 導電型井區的制造工藝。
[0108] 請繼續回來參見圖2C，外延層202中未形成有第二導電型井區212的部分是作 為第一導電型漂移區214,且第二導電型井區212與第一導電型漂移區214之間具有交界 216。而上述第二導電型重摻雜第一區208是設于第二導電型井區212中，且接觸第二導電 型井區212與第一導電型漂移區214之間的交界216。此外，此第二導電型重摻雜第一區 208是自基板200延伸穿過第一導電型漂移區214且進入第二導電型井區212。換句話說， 若僅以裝置結構來看，此第二導電型重摻雜第一區208是自第二導電型井區212延伸穿過 第一導電型漂移區214且進入基板200中，且其底邊208B是位于基板200中。
[0109] 接著，如圖2D所示，進行與前述實施例中第1D-1G圖相同的步驟以完成垂直金屬 氧化物半導體場效應晶體管234的制作。此垂直金屬氧化物半導體場效應晶體管234與圖 IG的垂直金屬氧化物半導體場效應晶體管134的其中一個主要差異在于圖2D的垂直金屬 氧化物半導體場效應晶體管234的第二導電型重摻雜第一區208可位于第二導電型井區 212、第一導電型漂移區214以及基板200中，且其底邊208B是位于基板200中。藉由進一 步延伸第二導電型重摻雜第一區208的底邊208B，此垂直金屬氧化物半導體場效應晶體管 234可分散柵極結構220底部的電場密度并增加裝置的擊穿電壓。
[0110] 此外，在一些實施例中，垂直金屬氧化物半導體場效應晶體管234還包括穿過層 間介電層224'及源極區222'并暴露部分第二導電型井區212的一開口 226,以及設于上述 第二導電型井區212暴露的部分的一第二導電型重摻雜第二區228。部分源極電極230填 入開口 226中并可電連接此第二導電型重摻雜第二區228。在一些實施例中，源極電極230 可與第二導電型重摻雜第二區228直接接觸。
[0111] 此外，在一些實施例中，上述第二導電型重摻雜第一區208的頂邊208T至外延層 202的頂面202A的距離Dl為溝槽218的深度D2的約0. 15-0. 8倍，例如為約0. 2-0. 7倍， 或者例如為約〇. 3-0. 6倍，又或者例如為約0. 4-0. 5倍，且較佳為約0. 5倍。此外，此第二 導電型重摻雜第一區208與溝槽218間隔有寬度W6,此寬度為第二導電型井區212的寬度 W7的約0. 05-0. 3倍，例如為約0. 1-0. 2倍。藉由上述第二導電型重摻雜第一區208的配 置，本發明可增加擊穿電壓并降低導通電阻。在一些實施例中，此第二導電型重摻雜第一區 208的摻雜濃度大致為lel9~5e20 (Ι/cm3)，且其厚度T6不大于2 μ m，以避免影響元件的 擊穿電壓。
[0112] 此外，應注意的是，上述垂直金屬氧化物半導體場效應晶體管234亦可由圖1A-1G 所示的制造方法制得。例如，在一實施例中，可于圖IB中增加第二導電型摻雜步驟104A的 摻雜強度，使第二導電型重摻雜暫時區106以及后續形成的第二導電型重摻雜第一區108 延伸穿過第一導電型漂移區114且進入基板100中，即可制得圖2D的垂直金屬氧化物半導 體場效應晶體管234。
[0113] 圖3A-3D顯示本發明另一實施例的垂直金屬氧化物半導體場效應晶體管的制造 步驟。本實施例中第二導電型重摻雜第一區可自第二導電型井區延伸進入第一導電型漂移 區中，且底邊是位于第一導電型漂移區中。此外，本實施例不具有第二導電型重摻雜第二 區，且源極電極可通過接點開口直接接觸上述第二導電型重摻雜第一區。應注意的是，后文 中與前述相同或相似的元件或膜層將以相同或相似的標號表示，其材料、制造方法與功能 皆與前述所述相同或相似，故此部分在后文中將不再贅述。
[0114] 參見圖3A，首先提供一基板300以及設于其上的外延層302。此基板300以及外 延層302的材料與制法皆與前述基板100以及外延層102相同。
[0115] 接著，有別于圖1A-1G或圖2A-2D所示的實施例，此實施例不形成第二導電型重摻 雜暫時區，而是于形成外延層302后，直接依序形成第二導電型井區312、溝槽318、柵極結 構320、源極區322以及層間介電層324,如圖3B所示。上述元件的形成方法以及材料皆與 圖1A-1G的實施例相同。此外，外延層302中未形成有第二導電型井區312的部分是作為第 一導電型漂移區314,且第二導電型井區312與第一導電型漂移區314之間具有交界316。
[0116] 接著，參見圖3C，在形成層間介電層324后，進行一接點蝕刻步驟蝕穿層間介電層 324、源極區322及部分第二導電型井區312以形成接點開口 326。被蝕刻后的層間介電層 是以層間介電層324'表示，被蝕刻后的源極區是以源極區322'表示，而被蝕刻后的第二導 電型井區是以第二導電型井區312'表示。此外，此接點開口 326暴露部分第二導電型井區 312'。上述蝕刻步驟可包括反應離子蝕刻（reactive ion etch，RIE)、等離子蝕刻或其它 合適的蝕刻步驟。
[0117] 接著，繼續參見圖3C，進行摻雜步驟以于第二導電型井區312'暴露的部分形成第 二導電型重摻雜第一區308。此第二導電型重摻雜第一區308是設于第二導電型井區312' 中，且接觸第二導電型井區312'與第一導電型漂移區314之間的交界316。此外，在此實施 例中，形成第二導電型重摻雜第一區308的步驟并未使用額外的罩幕，因此可降低生產成 本。
[0118] 此第二導電型重摻雜第一區308是自第二導電型井區312'延伸進入第一導電型 漂移區314中，且其底邊308B是位于第一導電型漂移區314中。藉由延伸第二導電型重摻 雜第一區308的底邊308B，可分散柵極結構底部的電場密度并增加裝置的擊穿電壓。
[0119] 接著，參見圖3D，形成源極電極330。此源極電極330與源極區322'、第二導電型 井區312'及第二導電型重摻雜第一區308電連接。此外，部分源極電極330可填入接點開 口 326中并直接接觸第二導電型重摻雜第一區308。
[0120] 接著，于源極電極330后，可選擇性薄化基板300 (圖式并未繪示此薄化步驟），此 作法可降低導通電阻。此薄化后的基板300的厚度會依操作電壓及元件結構而有所不同。
[0121] 接著，繼續參見圖3D，形成漏極電極332于基板300的下表面300B上以完成垂直 金屬氧化物半導體場效應晶體管334的制作。此漏極電極332與可作為漏極區的基板300 電連接。
[0122] 圖3D的實施例的垂直金屬氧化物半導體場效應晶體管334與圖IG的垂直金屬氧 化物半導體場效應晶體管134以及圖2D的垂直金屬氧化物半導體場效應晶體管234的主 要差異在于，圖3D的實施例的垂直金屬氧化物半導體場效應晶體管334的第二導電型重摻 雜第一區308可自第二導電型井區312'延伸進入第一導電型漂移區314中，且底邊308B 可位于第一導電型漂移區314中，且可不具有第二導電型重摻雜第二區。藉由延伸第二導 電型重摻雜第一區308的底邊308B，此垂直金屬氧化物半導體場效應晶體管334可分散柵 極結構底部的電場密度并增加裝置的擊穿電壓。
[0123] 此外，在一些實施例中，上述第二導電型重摻雜第一區308的頂邊308T至外延層 302的頂面302A的距離Dl為溝槽318的深度D2的約0. 15-0. 8倍，例如為約0. 2-0. 7倍， 或者例如為約〇. 3-0. 6倍，又或者例如為約0. 4-0. 5倍，且較佳為約0. 5倍。此外，此第二 導電型重摻雜第一區308與溝槽318間隔有寬度W8,此寬度為第二導電型井區312的寬度 W9的約0. 05-0. 3倍，例如為約0. 1-0. 2倍。藉由上述第二導電型重摻雜第一區308的配 置，本發明的實施例可增加擊穿電壓并降低導通電阻。在一些實施例中，此第二導電型重摻 雜第一區308的摻雜濃度大致為lel9~5e20 (Ι/cm3)，且其厚度T7不大于2 μ m，以避免影 響元件的擊穿電壓。
[0124] 此外，上述垂直金屬氧化物半導體場效應晶體管334亦可由類似圖1A-1G所示的 制造方法制得。例如，在一實施例中，可于圖IB中增加第二導電型摻雜步驟104A的摻雜強 度，使第二導電型重摻雜暫時區106以及后續形成的第二導電型重摻雜第一區108自后續 的第二導電型井區112中延伸進入第一導電型漂移區114中，接著，于圖IF的步驟中直接 以開口 106暴露第二導電型重摻雜第一區108而不形成第二導電型重摻雜第二區128,即可 制得圖3D的垂直金屬氧化物半導體場效應晶體管334。
[0125] 應注意的是，雖然在以上的實施例中，皆以第一導電型為N型，第二導電型為P型 說明，然而，此技術領域技術人員當可理解第一導電型亦可為P型，而此時第二導電型則為
[0126] 接著，參見圖4A-4B，圖4A是比較例的垂直金屬氧化物半導體場效應晶體管的沖 擊游離化（impact ionization)分析圖，而圖4B是本發明一實施例例如圖3D的垂直金屬氧 化物半導體場效應晶體管334的沖擊游離化（impact ionization)分析圖，此沖擊游離化 的程度即可表示該位置的電場的強度。圖4A-4B的橫軸表示圖3D的垂直金屬氧化物半導 體場效應晶體管334的垂直方向（Y方向），而其縱軸表示該位置的沖擊游離化的程度。詳 細而言，圖4A-4B的橫軸是表示沿著圖3D的垂直金屬氧化物半導體場效應晶體管334的通 道垂直往下的方向。此分析圖是由電腦軟件（Technology Computer Aided Design，TCAD) 模擬所得，且是假設溝槽的深度為2 μ m。此外，上述比較例的垂直金屬氧化物半導體場效應 晶體管與本案圖3D的垂直金屬氧化物半導體場效應晶體管334的差異在于比較例的垂直 金屬氧化物半導體場效應晶體管不具有可接觸交界316的第二導電型重摻雜第一區308。
[0127] 由圖4A可知，比較例的垂直金屬氧化物半導體場效應晶體管因為不具有第二導 電型重摻雜第一區，故其溝槽底部（亦即圖中2μπι處）相較于裝置中的其它位置具有較大 的電場密度，而此過大的電場密度會造成晶體管的擊穿電壓較低。相較之下，由圖4Β可知， 由于本案圖3D的垂直金屬氧化物半導體場效應晶體管334具有第二導電型重摻雜第一區 308,且此設于第二導電型井區312中的第二導電型重摻雜第一區308可接觸交界316,即表 示此第二導電型重摻雜第一區308鄰近柵極結構320的底部320C，故可分散柵極結構底部 320C(亦即圖4Β中2 μπι處）的電流，并藉此降低柵極結構底部的電流密度以及電場密度， 以增加裝置的擊穿電壓。
[0128] 表一
[0130] 接著，參見圖5、圖6及表一。其中圖5-6是本發明實施例的垂直金屬氧化物半導 體場效應晶體管在關閉狀態下（亦即柵極偏壓為0V)的擊穿電壓分析圖。此分析圖是由電 腦軟件（TCAD)模擬所得，且此實施例是以圖3D的垂直金屬氧化物半導體場效應晶體管334 作測試，且是假設溝槽的深度為2 μ m。此外，表一是顯示本發明實施例的垂直金屬氧化物半 導體場效應晶體管中，第二導電型重摻雜第一區308的頂邊308T至外延層302的頂面302A 的距離Dl由0. 3 μπι增加至1. 4 μπι時，其擊穿電壓、導通電流以及導通電阻的變化。
[0131] 詳細而言，圖5繪示出圖3D的垂直金屬氧化物半導體場效應晶體管334中第二導 電型重摻雜第一區308的頂邊308Τ至外延層302的頂面302Α的距離Dl分別為0. 3 μm、 0. 5 μπκ 1.0 μπι及1.2 μπι的擊穿電壓分析圖，而圖6繪示圖3D的垂直金屬氧化物半導體 場效應晶體管334的距離Dl由0. 3 μ m增加至1. 4 μ m時，垂直金屬氧化物半導體場效應晶 體管334的擊穿電壓的變化。由此兩圖及表一可知，垂直金屬氧化物半導體場效應晶體管 334的距離Dl越靠近1. 0 μπι時，其擊穿電壓可越高，且在距離Dl為1. 0 μπι可達到25V的 擊穿電壓。易言之，由于此分析是在假設溝槽的深度D2為2 μπι下所作，故距離Dl為溝槽 318自外延層302的頂面302A算起的深度D2的例如約0. 5倍時（即1 μ m/2 μ m)，垂直金 屬氧化物半導體場效應晶體管可具有較大的擊穿電壓。此外，如圖5所示，在漏極偏壓為約 20V時，將距離Dl由0. 3μπι增加至Ι.Ομπι，可使漏電流由約1Ε-9Α/μπι降低至約1E-12A/ μπ?，大幅降低了三個數量級。
[0132] 此外，參見圖7,該圖繪示圖3D的垂直金屬氧化物半導體場效應晶體管334于距離 Dl為I. 0 μ m時的擊穿電壓分析圖以及圖2D的垂直金屬氧化物半導體場效應晶體管234于 距離Dl為I. 0 μ m時的擊穿電壓分析圖。如圖7所示，圖3D的垂直金屬氧化物半導體場效 應晶體管334以及圖2D的垂直金屬氧化物半導體場效應晶體管234具有相似的擊穿電壓 分析曲線，故其皆可有效增加裝置的擊穿電壓。由此可知，藉由于垂直金屬氧化物半導體場 效應晶體管的靠近柵極結構底部摻雜第二導電型重摻雜第一區，即可達到增加裝置的擊穿 電壓的功效。因此，即使本圖沒繪示出圖IG的垂直金屬氧化物半導體場效應晶體管134的 擊穿電壓分析曲線，本領域技術人員可知圖IG的垂直金屬氧化物半導體場效應晶體管134 的擊穿電壓分析曲線應與圖7所示的垂直金屬氧化物半導體場效應晶體管234及334的擊 穿電壓分析曲線相似，且圖IG的垂直金屬氧化物半導體場效應晶體管134與圖3D的垂直 金屬氧化物半導體場效應晶體管334以及圖2D的垂直金屬氧化物半導體場效應晶體管234 應具有相同的功效。
[0133] 接著，參見圖8,該圖為圖3D的垂直金屬氧化物半導體場效應晶體管334在導通狀 態下（亦即柵極偏壓為10V)，其距離Dl由0. 3 μ m增加至1. 4 μ m時，垂直金屬氧化物半導 體場效應晶體管334的導通電流分析圖。此分析圖是由電腦軟體（TCAD)模擬所得。此實 施例是以圖3D的垂直金屬氧化物半導體場效應晶體管334作測試，且是假設溝槽的深度為 2 μm。此外，表一是顯示上述測試的導通電流以及相應的導通電阻。
[0134] 由圖8及表一可知，垂直金屬氧化物半導體場效應晶體管334的距離Dl越靠近 Ι.Ομπι至1.2μπι之間時，其導通電流越高，且導通電阻越低，且在距離Dl為約1. 15μπι時 可達到導通電流的最大值以及導通電阻的最小值。易言之，由于此分析是在假設溝槽的深 度D2為2 μ m下所作，故距離Dl為溝槽318自外延層302的頂面302Α算起的深度D2的例 如約0· 5倍（即1 μ m/2 μ m)至約0· 6倍時（即L 2 μ m/2 μ m)，垂直金屬氧化物半導體場 效應晶體管可具有較大的導通電流以及較小的導通電阻，且此距離Dl較佳為深度D2的約 0· 575 倍（即 1. 15 μ m/2 μ m)。
[0135] 綜上所述，本發明實施例可利用一鄰近柵極結構底部的第二導電型重摻雜第一區 以降低柵極結構底部的電場密度，并藉此增加擊穿電壓。此外，通過調控第二導電型重摻 雜第一區的頂邊至外延層的頂面的距離，本發明實施例可同時降低導通電阻并增加擊穿電 壓。
[0136] 雖然本發明的實施例及其優點已揭露如上，但應該了解的是，任何所屬技術領域 技術人員，在不脫離本發明的精神和范圍內，當可作更動、替代與潤飾。此外，本發明的保護 范圍并未局限于說明書內所述特定實施例中的制造工藝、機器、制造、物質組成、裝置、方法 及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發 展出的制造工藝、機器、制造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中 實施大抵相同功能或獲得大抵相同結果皆可根據本發明使用。因此，本發明的保護范圍包 括上述制造工藝、機器、制造、物質組成、裝置、方法及步驟。另外，每一權利要求構成單獨的 實施例，且本發明的保護范圍也包括各個權利要求及實施例的組合。
【主權項】
1. 一種半導體裝置，其特征在于，包括： 一漏極電極； 一基板，重摻雜有一第一導電型且電連接該漏極電極； 一外延層，設于該基板上，該外延層包括： 一第一導電型漂移區，具有該第一導電型，設于該基板上； 一第二導電型井區，具有一第二導電型，且設于該第一導電型漂移區上且延伸至該外 延層的一頂面，其中該第二導電型井區與該第一導電型漂移區之間具有一交界，且該第一 導電型與該第二導電型不同； 一溝槽，自該外延層的該頂面延伸穿過該第二導電型井區并進入該第一導電型漂移區 中； 一柵極結構，設于該溝槽中； 一源極區，設于該柵極結構兩側的該第二導電型井區中，其中該源極區具有該第一導 電型； 一第二導電型重摻雜第一區，設于該第二導電型井區中，且接觸該第二導電型井區與 該第一導電型漂移區之間的該交界； 一層間介電層，設于該外延層上；及 一源極電極，與該源極區電連接。2. 如權利要求1所述的半導體裝置，其特征在于，該第二導電型重摻雜第一區具有較 靠近該外延層的該頂面的一頂邊以及較靠近該基板的一底邊，且該第二導電型重摻雜第一 區的該底邊接觸該第二導電型井區與該第一導電型漂移區之間的該交界。3. 如權利要求1所述的半導體裝置，其特征在于，該第二導電型重摻雜第一區具有較 靠近該外延層的該頂面的一頂邊以及較靠近該基板的一底邊，其中該第二導電型重摻雜第 一區自該第二導電型井區延伸進入該第一導電型漂移區中，且該底邊是位于該第一導電型 漂移區中。4. 如權利要求1所述的半導體裝置，其特征在于，該第二導電型重摻雜第一區具有較 靠近該外延層的該頂面的一頂邊以及較靠近該基板的一底邊，其中該第二導電型重摻雜第 一區自該第二導電型井區延伸穿過該第一導電型漂移區且進入該基板中，且該底邊是位于 該基板中。5. 如權利要求2-4中任一項所述的半導體裝置，其特征在于，該第二導電型重摻雜第 一區具有較靠近該外延層的該頂面的該頂邊以及較靠近該基板的該底邊，且該第二導電型 重摻雜第一區的該頂邊至該外延層的該頂面的距離為該溝槽的深度的〇. 15-0. 8倍。6. 如權利要求2-4中任一項所述的半導體裝置，其特征在于，該第二導電型重摻雜第 一區與該溝槽間隔有一寬度，該寬度為該第二導電型井區的寬度的0. 05-0. 3倍。7. 如權利要求1所述的半導體裝置，其特征在于，還包括： 一開口，穿過該層間介電層及該源極區并暴露部分該第二導電型井區；及 一第二導電型重摻雜第二區，設于該第二導電型井區暴露的部分； 其中部分該源極電極填入該開口中并與該第二導電型重摻雜第二區電連接。8. 如權利要求1所述的半導體裝置，其特征在于，還包括： 一開口，穿過該層間介電層、該源極區及部分該第二導電型井區，并暴露部分該第二導 電型重摻雜第一區； 其中部分該源極電極填入該開口中并與該第二導電型重摻雜第一區電連接。9. 如權利要求1所述的半導體裝置，其特征在于，該第二導電型重摻雜第一區的摻雜 濃度為lel9~5e201/cm3,且該第二導電型重摻雜第一區的厚度不大于2 μπι。10. -種半導體裝置的制造方法，其特征在于，包括： 提供一基板，重摻雜有一第一導電型，且具有一上表面及一下表面； 形成一外延層于該基板的該上表面上，該外延層具有該第一導電型； 形成一第二導電型重摻雜第一區于該外延層中，該第二導電型重摻雜第一區具有一第 二導電型，其中該第一導電型與該第二導電型不同； 形成一第二導電型井區，自該外延層的一頂面延伸入該外延層中，其中該外延層中未 形成有該第二導電型井區的部分是作為一第一導電型漂移區，該第一導電型漂移區具有該 第一導電型，且該第二導電型井區與該第一導電型漂移區之間具有一交界，其中該第二導 電型重摻雜第一區是設于該第二導電型井區中，且接觸該第二導電型井區與該第一導電型 漂移區之間的該交界； 形成一溝槽，自該外延層的該頂面延伸穿過該第二導電型井區并進入該第一導電型漂 移區中； 形成一柵極結構于該溝槽中； 形成一源極區于該柵極結構兩側的該第二導電型井區中，其中該源極區具有該第一導 電型； 形成一層間介電層于該外延層上； 形成一源極電極，該源極電極與該源極區電連接；及 形成一漏極電極于該基板的該下表面，該漏極電極與該基板電連接。11. 如權利要求10所述的半導體裝置的制造方法，其特征在于，形成該第二導電型重 摻雜第一區的步驟包括： 進行一第二導電型摻雜步驟以于該外延層中形成一第二導電型重摻雜暫時區，其中該 第二導電型重摻雜暫時區中包括一第二導電型重摻雜第一預定區； 進行一第一導電型摻雜步驟以中和該第二導電型重摻雜暫時區中于該第二導電型重 摻雜第一預定區以外的部分的電性，并留下未被中和的該第二導電型重摻雜第一預定區作 為該第二導電型重摻雜第一區。12. 如權利要求10所述的半導體裝置的制造方法，其特征在于，在形成該層間介電層 后，還包括： 進行一蝕刻步驟蝕穿該層間介電層及該源極區以形成一開口，該開口暴露部分該第二 導電型井區； 進行一摻雜步驟以于該第二導電型井區暴露的部分形成一第二導電型重摻雜第二 區； 其中部分后續的該源極電極填入該開口中并與該第二導電型重摻雜第二區電連接。13. 如權利要求10所述的半導體裝置的制造方法，其特征在于，該第二導電型重摻雜 第一區具有較靠近該外延層的該頂面的一頂邊以及較靠近該基板的一底邊，且該第二導電 型重摻雜第一區的該頂邊至該外延層的該頂面的距離為該溝槽的深度的0. 15-0. 8倍。14. 如權利要求10所述的半導體裝置的制造方法，其特征在于，該第二導電型重摻雜 第一區具有較靠近該外延層的該頂面的一頂邊以及較靠近該基板的一底邊，且該第二導電 型重摻雜第一區的該底邊接觸該第二導電型井區與該第一導電型漂移區之間的該交界，或 者該第二導電型重摻雜第一區自該第二導電型井區延伸進入該第一導電型漂移區中，且該 底邊是位于該第一導電型漂移區中，或者該第二導電型重摻雜第一區自該第二導電型井區 延伸穿過該第一導電型漂移區且進入該基板中，且該底邊是位于該基板中。15. -種半導體裝置的制造方法，其特征在于，包括： 提供一基板，重摻雜有一第一導電型，且具有一上表面及一下表面； 形成一外延層于該基板的該上表面上，該外延層具有該第一導電型； 形成一第二導電型井區，自該外延層的一頂面延伸入該外延層中，其中該外延層中未 形成有該第二導電型井區的部分是作為一第一導電型漂移區，且該第二導電型井區與該第 一導電型漂移區之間具有一交界，其中該第二導電型井區具有一第二導電型，該第一導電 型漂移區具有該第一導電型，且該第一導電型與該第二導電型不同； 形成一溝槽，自該外延層的該頂面延伸穿過該第二導電型井區并進入該第一導電型漂 移區中； 形成一柵極結構于該溝槽中； 形成一源極區于該柵極結構兩側的該第二導電型井區中，其中該源極區具有該第一導 電型； 形成一層間介電層于該外延層上； 進行一蝕刻步驟蝕穿該層間介電層、該源極區及部分該第二導電型井區以形成一開 口，該開口暴露部分該第二導電型井區； 進行一摻雜步驟以于該第二導電型井區暴露的部分形成一第二導電型重摻雜第一區， 其中該第二導電型重摻雜第一區是設于該第二導電型井區中，且接觸該第二導電型井區與 該第一導電型漂移區之間的該交界； 形成一源極電極，該源極電極與該源極區電連接，且部分該源極電極填入該開口中并 直接接觸該第二導電型重摻雜第一區；及 形成一漏極電極于該基板的該下表面，該漏極電極與該基板電連接； 其中該第二導電型重摻雜第一區具有較靠近該外延層的該頂面的一頂邊以及較靠近 該基板的一底邊，且該第二導電型重摻雜第一區的該頂邊至該外延層的該頂面的距離為該 溝槽的深度的〇. 15-0. 8倍。16. 如權利要求15所述的半導體裝置的制造方法，其特征在于，該第二導電型重摻雜 第一區具有較靠近該外延層頂面的該頂邊以及較靠近該基板的該底邊，其中該第二導電型 重摻雜第一區自該第二導電型井區延伸進入該第一導電型漂移區中，且該底邊是位于該第 一導電型漂移區中。
【文檔編號】H01L29/78GK106057884SQ201510562578
【公開日】2016年10月26日
【申請日】2015年9月7日
【發明人】伊牧, 陳柏安
【申請人】新唐科技股份有限公司