半導體結構及其制造方法
【專利摘要】本發明提供了一種用于制造半導體結構的方法。多個溝槽形成在襯底中。溝槽限定位于其之間的至少一個鰭。鰭被氫退火。介電材料形成在溝槽中。溝槽中的介電材料被凹入。本發明還提供了一種半導體結構。
【專利說明】半導體結構及其制造方法
[0001]相關申請的交叉引用
[0002]本申請要求于2015年4月24日提交的美國臨時專利申請第62/152，192號的優先權，其全部內容通過引用結合于此作為參考。
技術領域
[0003]本申請通常涉及半導體器件，更具體地，涉及鰭狀場效應晶體管(FinFET)。
【背景技術】
[0004]雙柵極金屬氧化物半導體場效應晶體管(雙柵極M0SFET)是將兩個柵極結合至單一器件中的M0SFET。由于它們的結構包括從襯底延伸的薄的“鰭”，因此這些器件也被稱為鰭狀場效應晶體管(FinFET)。雙柵極為在溝道的兩側上的允許從兩側對溝道進行柵極控制的柵極。此外，FinFET可降低短溝道效應并提供高電流。其它FinFET結構也可包括三個或多個有效柵極。

【發明內容】

[0005]根據本發明的一方面，提供了一種用于制造半導體結構的方法，該方法包括:在襯底中形成多個溝槽，其中溝槽限定位于溝槽之間的至少一個鰭;氫退火鰭;在溝槽中形成介電材料;以及在溝槽中凹入介電材料。
[0006]根據本發明的一個實施例，氫退火在包括水蒸氣(H2O)的空氣中執行。
[0007]根據本發明的一個實施例，氫退火在包括氨氣(NH3)的空氣中執行。
[0008]根據本發明的一個實施例，進一步包括:在形成介電材料之前以及氫退火鰭之后，在溝槽的側壁和底表面上形成至少一個第一襯墊層。
[0009]根據本發明的一個實施例，通過熱氧化形成第一襯墊層。
[0010]根據本發明的一個實施例，通過采用原位蒸氣生成(ISSG)的熱氧化形成第一襯墊層。
[0011]根據本發明的一個實施例，進一步包括:在第一襯墊層上形成至少一個第二襯墊層。
[0012]根據本發明的一個實施例，通過化學汽相沉積(CVD)形成第二襯墊層。
[0013]根據本發明的一個實施例，進一步包括:在無氧環境中退火鰭。
[0014]根據本發明的另一方面，提供了一種用于制造半導體結構的方法，該方法包括:在包括含氫氣體的空氣中退火襯底，其中襯底具有設置在襯底上的多個鰭以及分離鰭的至少一個溝槽;以介電材料填充溝槽;以及移除介電材料的上部部分以暴露鰭的上部部分。
[0015]根據本發明的一個實施例，含氫氣體包括水蒸氣(H2O)。
[0016]根據本發明的一個實施例，含氫氣體包括氨氣(NH3)。
[0017]根據本發明的又一方面，提供了一種半導體結構，包括:襯底，襯底具有多個溝槽以限定位于溝槽之間的至少一個鰭，其中鰭具有至少一個氫終止表面；以及介電材料，介電材料設置在溝槽中并圍繞鰭的底部部分。
[0018]根據本發明的一個實施例，氫終止表面具有以至少一個氫原子終止的至少一個自由鍵。
[0019]根據本發明的一個實施例，氫終止表面被平順至原子等級。
[0020]根據本發明的一個實施例，鰭由娃(Si)制成，并且氫終止表面具有至少一個娃-氫(S1-H)鍵。
[0021]根據本發明的一個實施例，進一步包括:設置在介電材料和鰭之間的至少一個襯墊層。
[0022]根據本發明的一個實施例，鰭具有與襯墊層的界面，并且界面具有在至少一個氫原子處終止的至少一個自由鍵。
[0023]根據本發明的一個實施例，至少一個溝槽具有至少一個側壁，側壁具有被介電材料覆蓋的掩埋部分，并且掩埋部分具有在至少一個氫原子處終止的至少一個自由鍵。
[0024]根據本發明的一個實施例，至少一個溝槽具有被介電材料覆蓋的底表面，并且底表面具有在至少一個氫原子處終止的至少一個自由鍵。
【附圖說明】
[0025]當結合附圖進行閱讀時，通過以下詳細描述可以更好地理解本發明的各個方面。應該注意，根據工業的標準實踐，各個部件沒有按比例繪制。實際上，為了清楚討論，各個部件的尺寸可以任意地增大或縮小。
[0026]圖1是根據本發明的一些實施例的用于制造半導體結構的方法的流程圖。
[0027]圖2至圖9是根據本發明的一些實施例的處于各個制造階段的半導體結構的截面圖。
【具體實施方式】
[0028]以下公開內容提供了許多用于實現所提供主題的不同特征的許多不同實施例或實例。以下描述組件或布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在約束本發明。例如，在以下的描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件被形成為直接接觸的實施例，并且也可以包括可以在第一部件和第二部件形成其他部件使得第一部件和第二部分不直接接觸的實施例。而且，本發明在各個實例中可重復參考數字和/或字母。這些重復是為了簡化和清楚的目的，并且其本身并不表示所討論的多個實施例和/或配置之間的關系。
[0029]此外，為了便于描述，本文中可以使用諸如“在...下方”、“在...下面”、“下部”、“在...上面”、“上部”等的空間關系術語，以描述如圖中所示的一個元件或部件與另一元件或部件的關系。除圖中所示的定向之外，空間關系術語還包括使用或操作中器件的不同定向。裝置可以以其他方式定向(旋轉90度或在其他方位上)，以及本文使用的空間相對描述符可以同樣地作相應的解釋。
[0030]圖1是根據本發明的一些實施例的用于制造半導體結構的方法的流程圖。圖2至圖9是根據本發明的一些實施例的處于各個制造階段的半導體結構的截面圖。該方法開始于框10，其中在襯底120上形成硬掩模層110(如圖2所示)。方法繼續至框20，其中在襯底120中形成溝槽122(如圖3所示)。方法繼續至框30，其中襯底120被氫氣退火(如圖3所示)。方法繼續至框40，其中在溝槽122的側壁S和底表面B上形成第一襯墊層130(如圖4所示)。方法繼續至框50，其中在第一襯墊層130上形成第二襯墊層140(如圖5所示)。方法繼續至框60，其中介電材料150過填充溝槽122 (如圖6所示)ο方法繼續至框70，其中移除溝槽122外部的過量介電材料150(如圖7所示)。方法繼續至框80，其中移除硬掩模層110(如圖8所示)。方法繼續至框90，其中凹入溝槽122中的介電材料150(如圖9所示)。
[0031]參照圖2。硬掩模層110形成在襯底120上并具有位于其中的開口112以限定鰭，其在后續步驟中形成。襯底120可由半導體材料制成，例如金剛石、硅(Si)、鍺(Ge)、碳化硅(SiC)、硅鍺(SiGe)或它們的結合。襯底120例如摻雜或未摻雜塊狀硅(Si)。可以使用的其他襯底包括多層襯底、梯度襯底或混合取向襯底。
[0032]硬掩模層110可由能夠阻擋水分子(H2O)和氧(O)的阻擋材料制成。在一些實施例中，硬掩模層110例如由氮化硅(Si3N4)制成。硬掩模層110的厚度介于約400埃至約2000埃的范圍內。例如，通過化學汽相沉積(CVD)、低壓化學汽相沉積(LPCVD)、等離子體增強化學汽相沉積(PECVD)或其它沉積工藝形成硬掩模層110。
[0033]術語“大約”可被應用為修改任何定量表示，在不引起其所涉及的基礎功能發生改變的情況下，定量表示可允許改變。例如，如果其阻擋能力沒有本質上改變，本文公開的具有介于約400埃至約2000埃的范圍內厚度的硬掩模層110可允許具有稍微小于400埃的厚度。
[0034]在形成硬掩模層110之前，在襯底120上形成阻擋層115。阻擋層115由可提高硬掩模層110與襯底120之間粘附性的材料制成。在一些實施例中，阻擋層115例如由氧化硅(S12)制成。阻擋層115的厚度介于約50埃至約200埃的范圍內。阻擋層115例如由熱氧化、化學汽相沉積(CVD)或其它沉積工藝形成。
[0035]雖然圖2示出了阻擋層115被夾置在硬掩模層110和襯底120之間，但是阻擋層115可允許被省略。在一些實施例中，如果硬掩模層110和襯底120之間的粘附性在可接受的等級內，則硬掩模層110可在省略阻擋層115的情況下形成在襯底120上。
[0036]硬掩模層110和阻擋層115被圖案化以在其中形成開口112從而暴露襯底120的一部分，其中溝槽在隨后的步驟中形成。硬掩模層110和阻擋層115通過光刻和蝕刻工藝圖案化。光刻和蝕刻工藝包括光刻膠應用、曝光、顯影、蝕刻和光刻膠移除。例如通過旋轉涂布將光刻膠應用在硬掩模層110上。然后光刻膠被預烘焙以去除過量的光刻膠溶劑。在預烘焙之后，光刻膠被暴露至強光圖案。暴露至光引起化學變化，其允許一些光刻膠在顯影劑中可溶。曝光后烘焙(PEB)可在顯影之前執行以幫助降低由入射光的破壞性和結構性的干涉圖案引起的駐波現象。顯影劑然后施加在光刻膠上以移除在顯影劑中可溶的一些光刻膠。剩余的光刻膠然后被后烘焙以固化剩余的光刻膠。蝕刻未被剩余的光刻膠保護的硬掩模層110和阻擋層115的部分以形成開口 112。硬掩模層110和阻擋層115的蝕刻可例如為反應性離子蝕刻(RIE)。
[0037]反應性離子蝕刻(RIE)為干蝕刻的一種類型，其具有不同于濕蝕刻的特性。反應性離子蝕刻(RIE)使用化學反應等離子體以形成開口 112。等離子體由電磁場在低壓(真空)下產生。來自化學反應等離子體的高能量離子轟擊硬掩模層110和阻擋層115并與它們反應。在一些實施例中，基于反應性離子蝕刻(RIE)的碳氟化合物或氫碳氟化合物可用于形成開P112o
[0038]在蝕刻硬掩模層110和阻擋層115之后，例如通過等離子體灰化或剝離從硬掩模層110移除光刻膠。等離子體灰化使用等離子體源以產生單原子反應組分，諸如氧或氟。反應組分與光刻膠結合以形成灰分，其由真空栗移除。剝離使用諸如丙酮或苯酚溶劑的光刻膠剝離劑以將光刻膠從硬掩模層110移除。
[0039]在硬掩模層110和阻擋層115被圖案化之后，可執行清洗工藝以移除襯底120的自然氧。在一些實施例中，當襯底120由硅(Si)制成時，襯底120的自然氧可通過氫氟酸(HF)移除。清洗工藝是可選的。在一些實施例中，如果襯底120的自然氧在可接受的等級內，則清洗工藝可被省略。
[0040]參照圖3。溝槽122形成在襯底120中。溝槽122限定鰭124。也就是說，溝槽122將鰭124彼此分開。為了在襯底120中形成溝槽122，通過諸如反應性離子蝕刻(RIE)的蝕刻工藝將通過開口 112的襯底120的暴露部分移除。
[0041]在一些實施例中，基于反應性離子蝕刻(RIE)的氯(Cl)或溴(Br)可用于形成溝槽122。至少一個溝槽122的深度介于約0.3μπι至約0.5μπι的范圍內。至少一個溝槽122具有至少一個側壁S、底表面B以及位于側壁S和由底表面B延伸出的平面之間的錐形角度α。溝槽122的錐形角度α介于約78°至約88°的范圍內。
[0042]在鰭124形成之后，鰭124和襯底120被氫氣退火，以使溝槽122的側壁S和底表面B平順。也就是說，鰭124和襯底120在包括含氫氣體的空氣中退火。含氫氣體例如包括水蒸氣(Η20)、氨氣(NH3)或它們的組合。在一些實施例中，用于含氫氣體退火的溫度在從約500攝氏度到約1100攝氏度的范圍內。如果用于含氫氣體退火的溫度低于500攝氏度，則含氫氣體退火無法使得溝槽122的側壁S和底表面B平順。如果用于含氫氣體退火的溫度高于1100攝氏度，則含氫氣體退火會顯著地增加半導體結構制造的熱預算。在一些實施例中，用于含氫氣體退火的溫度在從約790攝氏度到約950攝氏度的范圍內。用于氫的部分壓力在從約I托至約900托的范圍內。
[0043]術語“大約”可被應用為修改任何定量表示，在不引起其所涉及的基礎功能發生改變的情況下，定量表示可允許改變。例如，如果其平順能力沒有本質上改變，則本文所公開的用于含氫氣體退火的在從約500攝氏度到約1100攝氏度的范圍內的溫度可允許低于500攝氏度。
[0044]含氫氣體退火將溝槽122的至少一部分側壁S和底表面B轉移至氫終止表面中。氫終止表面具有以至少一個氫原子終止的至少一個自由鍵。當襯底120和/或鰭124由硅(Si)制成時，氫終止表面具有至少一個硅-氫(S1-H)鍵。
[0045]含氫氣體退火可修復在襯底120和/或鰭124中由用于形成溝槽122的蝕刻工藝引起的結構損傷，并因此使溝槽122的側壁S和底表面B平順。如果溝槽122的側壁S和底表面B是粗糙的，則由粗糙表面產生的角落或尖端會充當鰭124中的應力集中器引起鰭碎裂。在一些實施例中，由于溝槽122的側壁S和底表面B通過含氫氣體退火平順，當彎曲力施加在鰭124上時，該力均勻地分布在鰭124上，并且因此可以防止初始和生長時的碎裂。在一些實施例中，當襯底120和/或鰭124由硅(Si)制成時，溝槽122的側壁S和底表面B可被平順至原子等級。
[0046]參照圖4。在溝槽122的側壁S和底表面B上形成第一襯墊層130。在一些實施例中，第一襯墊層130例如由氧化硅(S12)制成。第一襯墊層130的厚度介于約5埃至約100埃的范圍內。第一襯墊層130可例如通過采用原位蒸氣生成(ISSG)的熱氧化形成。在一些實施例中，用于形成第一襯墊層130的溫度在從約800攝氏度到約1200攝氏度的范圍內。
[0047]雖然圖4示出了第一襯墊層130形成在溝槽122的側壁S和底表面B上，但是第一襯墊層130可允許被省略。在一些實施例中，如果襯底120和/或鰭124中引起的結構損傷是可接受的，則介電材料可在沒有第一襯墊層130的情況下形成在溝槽122中。
[0048]在第一襯墊層130形成之后，對襯底120和鰭124退火以進一步修復襯底120和/或鰭124中由形成溝槽122的蝕刻工藝引起的結構損傷。在一些實施例中，在無氧環境中對襯底120和鰭124退火。在一些實施例中，用于退火襯底120和鰭124的溫度在從約900攝氏度到約1200攝氏度的范圍內。在一些實施例中，用于退火襯底120和鰭124的工藝時間在約15分鐘到約60分鐘的范圍內。該退火工藝是可選的。在一些實施例中，如果在襯底120和/或鰭124中引起的結構損傷是可接受的，則退火工藝可以被省略。
[0049]參照圖5。在第一襯墊層130上形成第二襯墊層140。在一些實施例中，第二襯墊層140例如由氧化硅(S12)制成。第二襯墊層140的厚度介于約10埃至約100埃的范圍內。第二襯墊層140可例如通過化學汽相沉積(CVD)或者更具體地通過等離子體增強原子層沉積(PEALD)形成。
[0050]雖然圖5示出了第二襯墊層140形成在第一襯墊層130上，但是第二襯墊層140可允許被省略。在一些實施例中，如果襯底120和/或鰭124中引起的結構損傷是可接受的，則介電材料可在沒有第二襯墊層140的情況下形成在溝槽122中。
[0051]參考圖6。介電材料150過填充溝槽122。介電材料150例如包括氧化硅(S12)、氮化硅(Si3N4)、氮氧化硅(S1xNy)或它們的結合。在一些實施例中，例如通過化學汽相沉積(CVD)形成介電材料150。在一些其它實施例中，介電材料150包括可流動的介電材料以改善溝槽填充性能。可流動的介電材料例如包括氫倍半硅氧烷(HSQ)、聚亞芳基醚(PAE)、多孔氧化硅(即，干凝膠或氣凝膠)、甲基倍半硅氧烷(MSQ)、甲基倍半硅氧烷(MSQ)/氫倍半硅氧烷(HSQ)、全氫硅氮烷(TCPS)、全氫聚硅氮烷(PSZ)、硅酸鹽、硅氧烷或它們的組合。例如通過旋轉涂布形成可流動的介電材料。
[0052]然后，在可流動的介電材料上執行固化工藝。在固化工藝中，可流動的介電材料被烘焙以去除過量的溶劑并固化可流動的介電材料。在一些實施例中，用于固化工藝的溫度在從約150攝氏度到約500攝氏度的范圍內。
[0053]參照圖7。通過移除工藝移除溝槽122外部的過量介電材料150。在一些實施例中，通過化學機械拋光(CMP)工藝來移除過載的介電材料150。在一些實施例中，使用等離子體回蝕刻及隨后的化學機械拋光(CMP)工藝的組合。硬掩模層110充當拋光停止層以保護其下面的鰭124免受化學機械拋光(CMP)損壞。
[0054]參照圖8。通過諸如濕蝕刻工藝的蝕刻工藝移除硬掩模層110。在一些實施例中，當硬掩模層110由氮化硅(Si3N4)制成時，硬掩模層110可通過熱磷酸(H3PO4)移除。
[0055]參照圖9。凹入溝槽122中的介電材料150。也就是說，移除溝槽122中的介電材料150的上部部分。可例如通過濕蝕刻工藝執行介電材料150的凹入。在一些實施例中，當介電材料150由氧化硅(S12)制成時，介電材料150可通過氫氟酸(HF)凹入。
[0056]溝槽122的至少一個側壁S被分離成上部部分US和掩埋部分BS。在介電材料150的凹入過程中，移除溝槽122的側壁S的上部部分US上的第一襯墊層130、第二襯墊層140以及介電材料150。此外，當阻擋層115、第一襯墊層130、第二襯墊層140以及介電材料150由諸如氧化硅(S12)的基本上相同的材料制成時，在介電材料150凹入過程中阻擋層115也可以被移除。因此，在介電材料150凹入之后，溝槽122的側壁S的上部部分US從第一襯墊層130、第二襯墊層140和介電材料150暴露，同時溝槽122的側壁S的掩埋部分BS被第一襯墊層130、第二襯墊層140和/或介電材料150覆蓋。
[0057]由于在第一襯墊層130形成之前鰭124和襯底120被含氫氣體退火，因此第一襯墊層130與鰭124和襯底120的結合部分之間的界面被氫終止。也就是說，第一襯墊層130與鰭124和襯底120的結合部分之間的界面具有以至少一個氫原子終止的至少一個自由鍵。當鰭124和襯底120由硅(Si)制成時，第一襯墊層130與鰭124和襯底120的結合部分之間的界面具有至少一個硅-氫(S1-H)鍵。此外，當鰭124和襯底120由硅(Si)制成時，第一襯墊層130與鰭124和襯底120的結合部分之間的界面可被平順至原子等級。
[0058]在圖9中，至少一個溝槽122的側壁S的掩埋部分BS和底表面150為氫終止表面。也就是說，至少一個溝槽122的側壁S的掩埋部分BS具有以至少一個氫原子終止的至少一個自由鍵和/或至少一個溝槽122的底表面B具有以至少一個氫原子終止的至少一個自由鍵。當鰭124和/或襯底120由硅(Si)制成時，至少一個溝槽122的側壁S的掩埋部分BS具有至少一個硅-氫(S1-H)鍵和/或至少一個溝槽122的底表面B具有至少一個硅-氫(S1-H)鍵。此外，當鰭124和/或襯底120由硅(Si)制成時，至少一個溝槽122的側壁S的掩埋部分BS可被平順至原子等級和/或至少一個溝槽122的底表面B可被平順至原子等級。
[0059]在圖9中，至少一個溝槽122的側壁S的上部部分US可為氫終止表面。也就是說，至少一個溝槽122的側壁S的上部部分US可具有以至少一個氫原子終止的至少一個自由鍵。當鰭124由硅(Si)制成時，至少一個溝槽122的側壁S的上部部分US具有至少一個硅-氫(S1-H)鍵。此外，當鰭124由硅(Si)制成時，至少一個溝槽122的側壁S的上部部分US可被平順至原子等級。
[0060]在一些實施例中，硬掩模層110和阻擋層115的移除可在介電材料150的凹入過程之后執行。也就是說，首先移除溝槽122的側壁S的上部部分US上的第一襯墊層130、第二襯墊層140和介電材料150，然后移除硬掩模層110和阻擋層115。
[0061]應當理解，對于上文中示出的實施例，可以實施額外的步驟以完成鰭狀場效應晶體管器件(FinFET器件)的制造。例如，這些額外的步驟可包括柵極電介質的形成、柵極的形成、源極和漏極區域的形成、接觸件的形成、互連結構(例如，提供至FinFET器件的線和通孔、金屬層和層間電介質)的形成、鈍化層的形成以及FinFET器件的封裝。
[0062]為了修復在鰭124中由用于形成溝槽122的蝕刻工藝引起的結構損傷，在鰭124上執行含氫氣體退火工藝。含氫氣體退火工藝可使得溝槽122的側壁S和底表面B平順。由于溝槽122的側壁S和底表面B通過含氫氣體退火工藝平順，當彎曲力施加在鰭124上時，該力均勻地分布在鰭124上，并且因此可以防止初始和生長時的碎裂。
[0063]根據一些實施例，提供了用于制造半導體結構的方法。該方法包括在襯底中形成多個溝槽，其中溝槽限定位于其之間的至少一個鰭;氫退火鰭;在溝槽中形成介電材料；以及在溝槽中凹入介電材料。
[0064]根據一些實施例，提供了用于制造半導體結構的方法。該方法包括在包括含氫氣體的空氣中退火襯底，其中襯底具有設置在其上的多個鰭以及分離鰭的至少一個溝槽；以介電材料填充溝槽;以及移除介電材料的上部部分以暴露鰭的上部部分。
[0065]根據一些實施例，半導體結構包括襯底和介電材料。襯底具有多個溝槽以限定位于其之間的至少一個鰭。鰭具有至少一個氫終止表面。介電材料設置在溝槽中并圍繞鰭的底部部分。
[0066]上面概述了若干實施例的特征，使得本領域技術人員可以更好地理解本發明的方面。本領域技術人員應該理解，他們可以容易地使用本發明作為基礎來設計或修改用于實現與本文所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造并不背離本發明的精神和范圍，并且在不背離本發明的精神和范圍的情況下，他們可以做出多種變化、替換以及改變。
【主權項】
1.一種用于制造半導體結構的方法，所述方法包括: 在襯底中形成多個溝槽，其中所述溝槽限定位于所述溝槽之間的至少一個鰭； 氫退火所述鰭； 在所述溝槽中形成介電材料；以及 在所述溝槽中凹入所述介電材料。2.根據權利要求1所述的方法，其中，所述氫退火在包括水蒸氣(H2O)的空氣中執行。3.根據權利要求1所述的方法，其中，所述氫退火在包括氨氣(NH3)的空氣中執行。4.根據權利要求1所述的方法，進一步包括: 在形成所述介電材料之前以及氫退火所述鰭之后，在所述溝槽的側壁和底表面上形成至少一個第一襯墊層。5.根據權利要求4所述的方法，其中，通過熱氧化形成所述第一襯墊層。6.根據權利要求4所述的方法，其中，通過采用原位蒸氣生成(ISSG)的熱氧化形成所述第一襯墊層。7.根據權利要求4所述的方法，進一步包括: 在所述第一襯墊層上形成至少一個第二襯墊層。8.根據權利要求7所述的方法，其中，通過化學汽相沉積(CVD)形成所述第二襯墊層。9.一種用于制造半導體結構的方法，所述方法包括: 在包括含氫氣體的空氣中退火襯底，其中所述襯底具有設置在所述襯底上的多個鰭以及分離所述鰭的至少一個溝槽； 以介電材料填充所述溝槽；以及 移除所述介電材料的上部部分以暴露所述鰭的上部部分。10.一種半導體結構，包括: 襯底，所述襯底具有多個溝槽以限定位于所述溝槽之間的至少一個鰭，其中所述鰭具有至少一個氫終止表面；以及 介電材料，所述介電材料設置在所述溝槽中并圍繞所述鰭的底部部分。
【文檔編號】H01L21/336GK106067422SQ201510790930
【公開日】2016年11月2日
【申請日】2015年11月17日 公開號201510790930.6, CN 106067422 A, CN 106067422A, CN 201510790930, CN-A-106067422, CN106067422 A, CN106067422A, CN201510790930, CN201510790930.6
【發明人】周振成, 張簡旭珂, 吳政達
【申請人】臺灣積體電路制造股份有限公司