本申請案享有以日本專利申請案號(申請日：2015年7月31日)為基礎申請案的優先權。本申請案通過參照該基礎申請案而包含基礎申請案的全部內容。
技術領域：
本發明的實施方式涉及一種半導體裝置及其制造方法。
背景技術：
：在使用于通訊設備等的半導體裝置中，為了抑制EMI(ElectroMagneticInterference，電磁干擾)等電磁波故障，而使用將密封樹脂層的表面以導電性屏蔽層覆蓋的構造。為了利用所述構造獲得充分的屏蔽效果，優選為將導電性屏蔽層與接地配線電性連接，而經由接地配線將電磁波干擾釋放至外部。為了使導電性屏蔽層與接地配線之間的電阻率較低，作為導電性屏蔽層的材料而例如使用銅等。然而，銅等的導電性屏蔽層容易從密封樹脂層剝離。如此，如果導電性屏蔽層與密封樹脂層的密接性較低那么存在半導體裝置的可靠性降低的情況。技術實現要素：本發明的實施方式提供一種導電性屏蔽層與密封樹脂層的密接性較高的半導體裝置及其制造方法。實施方式的半導體裝置具備：配線襯底，具有包含第1面與第2面的基體及接地配線；半導體芯片，搭載在第1面上；外部連接端子，設置在第2面上，且包含與接地配線電性連接的接地端子；密封樹脂層，將半導體芯片密封；金屬化合物層，接觸于密封樹脂層的表面，且包含金屬氮化物；以及導電性屏蔽層，以隔著金屬化合物層而覆蓋密封樹脂層的方式設置。接地配線在配線襯底的側面露出，且與導電性屏蔽層電性連接。附圖說明圖1是表示半導體裝置的構造例的剖面示意圖。圖2是表示半導體裝置的構造例的立體示意圖。圖3是表示半導體裝置的其他構造例的剖面示意圖。圖4是表示半導體裝置的其他構造例的剖面示意圖。圖5是表示半導體裝置的其他構造例的剖面示意圖。圖6是表示半導體裝置的其他構造例的剖面示意圖。圖7是表示半導體裝置的制造方法例的流程圖。圖8是用來說明半導體裝置的制造方法例的剖面示意圖。圖9是用來說明半導體裝置的制造方法例的剖面示意圖。具體實施方式以下，參照附圖對實施方式進行說明。附圖中所記載的各構成要素的厚度與平面尺寸的關系、各構成要素的厚度的比率等存在與現實不同的情況。另外，在實施方式中，對實質上相同的構成要素標注相同的符號并適當省略說明。圖1是表示半導體裝置的構造例的剖面示意圖。圖2是表示半導體裝置的構造例的立體示意圖。半導體裝置10具備配線襯底1、外部連接端子2a、2b、半導體芯片3A、接合線4、密封樹脂層5、金屬化合物層6、以及導電性屏蔽層7。配線襯底1具有：絕緣基體11，具有第1面與第2面；導電層12a，設置在第1面上；導電層12b，設置在第1面上；導電層13a，設置在第2面上，且經由通孔14a而與導電層12a電性連接；導電層13b，設置在第2面上，且經由通孔14b而與導電層12b電性連接；阻焊劑等絕緣層15，具有使導電層12a的一部分露出的開口部；以及阻焊劑等絕緣層16，具有使導電層13a的一部分及導電層13b的一部分露出的開口部。配線襯底1也可具有與半導體芯片3A的至少一部分重疊的導電層。與半導體芯片3A的至少一部分重疊的導電層與通孔14a電性連接，且與通孔14b電性分離。通過設置所述導電層，能夠抑制經由配線襯底1的多余的電磁波的泄漏。作為配線襯底1的絕緣基體11，例如能夠使用硅襯底或玻璃襯底、陶瓷襯底、玻璃環氧樹脂等樹脂襯底等。導電層12a、導電層12b、導電層13a、及導電層13b的至少一者使用例如以銅或銀為主成分的金屬膜或包含銅或銀的導電性膏，也可根據需要對表面實施鍍鎳或鍍金等。通孔14a及通孔14b例如具有：導體層，設置在貫通絕緣基體11的開口的內表面；以及填孔材料，填充在導體層的內側。導體層例如使用銅或銀或包含這些的導電性膏，也可根據需要而對表面實施鍍鎳或鍍金等。填孔材料使用例如絕緣性 材料或導電性材料而形成。導體層并不限定于此，例如也可通過在貫通孔內壁利用鍍敷等被覆金屬材料(銅等)而形成通孔14a及通孔14b。外部連接端子2a設置在導電層13a上，且與導電層13a電性連接。外部連接端子2a具有作為接地端子的功能。此時，導電層12a、導電層13a、及通孔14a具有作為接地配線的功能。外部連接端子2b設置在導電層13b上，且與導電層13b電性連接。外部連接端子2b具有作為信號端子或電源端子的功能。此時，導電層12b、導電層13b、及通孔14b具有作為信號配線或電源配線的功能。外部連接端子2a及外部連接端子2b例如具有焊料球。并不限定于此，外部連接端子2a及外部連接端子2b也可具有焊盤代替焊料球。半導體芯片3A隔著芯片粘接膜等有機粘接層而搭載在第1面上。半導體芯片3A具有電極，且以使電極露出的方式積層為多級。積層為多級的半導體芯片3A經由芯片粘接膜等有機粘接層而依次粘接。積層為多級的半導體芯片3A的電極通過接合線4而與配線襯底1電性連接。半導體芯片3A經由接合線4而與導電層12a電性連接。作為接合線4，例如可列舉金導線、銀導線、銅導線等。銅導線的表面也可被鈀膜覆蓋。密封樹脂層5以將半導體芯片3A密封的方式設置。密封樹脂層5含有SiO2等無機填充材料。另外，無機填充材料除包含SiO2以外，也可包含例如氫氧化鋁、碳酸鈣、氧化鋁、氮化硼、氧化鈦、或鈦酸鋇等。無機填充材料例如為粒狀，具有調整密封樹脂層5的粘度或硬度等的功能。密封樹脂層5中的無機填充材料的含量例如為60％以上且90％以下。作為密封樹脂層5，例如能夠使用無機填充材料與絕緣性的有機樹脂材料的混合物。作為有機樹脂材料，例如可列舉環氧樹脂。此外，無機填充材料也可在密封樹脂層5的表面露出。金屬化合物層6以與密封樹脂層5的表面接觸的方式設置。在圖1中，金屬化合物層6具有：金屬化合物部6a，與密封樹脂層5的表面接觸且包含金屬碳化物；以及金屬化合物部6b，設置在金屬化合物部6a上且包含金屬氮化物。金屬化合物部6b設置在金屬化合物部6a與導電性屏蔽層7之間。在無機填充材料在密封樹脂層5的表面露出的情況下，金屬化合物層6與露出的無機填充材料接觸。由此，能夠提高密封樹脂層5與導電性屏蔽層7的密接性。金屬化合物層6也可不必為連續膜。例如，也可將相互隔開的多個金屬化合物部視為金屬化合物層6。金屬化合物部6a的厚度例如優選為0.1nm以上且100nm以下。在未達0.1nm的情況下，存在密封樹脂層5與導電性屏蔽層7的密接性降低的情況。在超過100nm的情況下，存在金屬化合物部6a的電阻率變高，而屏蔽效果降低的情況。金屬化合物部 6b的厚度例如優選為0.1nm以上且100nm以下。在未達0.1nm的情況下，存在密封樹脂層5與導電性屏蔽層7的密接性降低的情況。在超過100nm的情況下，存在金屬化合物部6b的電阻率變高，而屏蔽效果降低的情況。作為金屬碳化物，例如可列舉鎳的碳化物、鈦的碳化物、鐵的碳化物、鉻的碳化物、銅的碳化物、鉭的碳化物、鋁的碳化物、或不銹鋼(SUS304、SUS316等)的碳化物等。作為金屬氮化物，例如可列舉鎳的氮化物、鈦的氮化物、鐵的氮化物、鉻的氮化物、銅的氮化物、鉭的氮化物、鋁的氮化物、或不銹鋼(SUS304、SUS316等)的氮化物等。此外，金屬化合物層6也可不必包含金屬碳化物。金屬化合物層6覆蓋配線襯底1的側面的至少一部分。此時，也可使接地配線的至少一部分的側面，例如使導電層12a及導電層13a的至少一導電層的側面在配線襯底1的側面露出，而使所述至少一導電層的側面接觸于金屬化合物層6。由此，能夠經由外部連接端子2a而使多余的電磁波釋放至外部。所述至少一導電層與金屬化合物層6的接觸部也可設置多個。導電性屏蔽層7以隔著金屬化合物層6覆蓋密封樹脂層5的方式設置。導電性屏蔽層7例如優選為包含銅、鎳、鈦、金、銀、鈀、鉑、鐵、鋁、錫或鉻等金屬、所述金屬的合金、不銹鋼、或銦錫氧化物(IndiumTinOxide：ITO)等。導電性屏蔽層7也可具有所述材料的復合層或積層。導電性屏蔽層7的厚度優選為根據其電阻率而設定。例如，優選為以將導電性屏蔽層7的電阻率除以厚度所得的薄片電阻值成為0.5Ω以下的方式，設定導電性屏蔽層7的厚度。通過將導電性屏蔽層7的薄片電阻值設為0.5Ω以下，能夠再現性良好地抑制來自密封樹脂層5的多余的電磁波的泄漏。導電性屏蔽層7的厚度例如優選為0.1μm以上且20μm以下。在未達0.1μm的情況下，存在屏蔽效果降低的情況。在超過20μm的情況下，存在導電性屏蔽層7的應力較大而導電性屏蔽層7剝離的情況。導電性屏蔽層7具有將從半導體芯片3A等輻射的多余的電磁波屏蔽而抑制向外部泄漏的功能。也可將金屬化合物層6視為導電性屏蔽層的一部分。導電性屏蔽層7也可覆蓋配線襯底1的側面的至少一部分。此時，導電性屏蔽層7與接地配線的至少一部分，例如與導電層12a及導電層13a的至少一導電層電性連接。例如，也可使導電層12a及導電層13a的至少一導電層的側面在配線襯底1的側面露出，而使導電性屏蔽層7與所述至少一導電層的側面接觸。所述至少一導電層與導電性屏蔽層7接觸，由此能夠經由外部連接端子2a而向外部釋放多余的電磁波。所述至少一導電層與導電性屏蔽層7的接觸部也可設置多個。通孔14a也可具有在配線襯底1的側面 露出而與導電性屏蔽層7接觸的切斷面。由于通過設置所述切斷面，能夠增加通孔14a與導電性屏蔽層7的接觸面積，所以能夠降低連接電阻。在半導體裝置10中，來自厚度方向的電磁波干擾較來自厚度方向的垂直方向的電磁波干擾產生得更多。因此，在導電性屏蔽層7中，優選為密封樹脂層5的上表面上的區域厚于密封樹脂層5的側面上的區域。本實施方式的半導體裝置在密封樹脂層與導電性屏蔽層之間具備包含金屬碳化物與金屬氮化物的金屬化合物層。利用金屬化合物層能夠提高密封樹脂層與導電性屏蔽層的密接性。認為其原因在于，金屬氮化物中的金屬原子或氮原子與密封樹脂層中的無機填充材料或樹脂結合。本實施方式的半導體裝置并不限定于圖1所示的構造。圖3是表示半導體裝置的其他構造例的剖面示意圖。圖3所示的半導體裝置10與圖1所示的半導體裝置10比較，金屬化合物層6不設置在配線襯底1的側面，且導電性屏蔽層7與導電層12a及導電層13a的至少一導電層的側面接觸的構成不同。由此，能夠經由外部連接端子2a而將多余的電磁波向外部釋放。所述至少一導電層與導電性屏蔽層7的接觸部也可設置多個。導電性屏蔽層7也可延伸至基體11的第2面上為止。圖4是表示半導體裝置的其他構造例的剖面示意圖。圖4所示的半導體裝置10與圖1所示的半導體裝置10比較，金屬化合物層6由包含金屬碳化物及金屬氮化物的兩者的混合層形成的構成不同。此時，金屬化合物層6的厚度例如優選為0.1nm以上且100nm以下。在未達0.1nm的情況下，存在密封樹脂層5與導電性屏蔽層7的密接性降低的情況。在超過100nm的情況下，存在金屬化合物層6的電阻率變高而屏蔽效果降低的情況。圖5是表示半導體裝置的其他構造例的剖面示意圖。圖5所示的半導體裝置10與圖1所示的半導體裝置10比較，還具備具有金屬層7a與金屬層7b的導電性屏蔽層7與設置在導電性屏蔽層7上的保護層8的構成不同。并不限定于圖5，也可不設置金屬層7b而半導體裝置10具備設置在金屬層7a上的保護層8。金屬層7a具有作為緩沖層(基底層)的功能。金屬層7a例如包含鈦、鉻、鎳、鉬、鉭或鐵等金屬、所述金屬的合金、不銹鋼、或ITO等。金屬層7a也可具有所述材料的復合膜或積層膜。優選為金屬層7a與金屬化合物層6的密接性較金屬層7b與金屬化合物層6的密接性更高。金屬層7a的厚度例如優選為0.01μm以上且20μm以下。在未達0.01μm的情況下，密封樹脂層5與導電性屏蔽層7的密接性降低。在超過20μm的情況下，存在金屬層7a的應力較大而金屬層7a剝離的情況。優選為金屬層7b的電阻率較金屬層7a的電阻率低。金屬層7b例如包含銅、銀、金、鈀、或鉑等金屬。金屬層7b的厚度例如優選為0.1μm以上且20μm以下。在未達0.1μm的情況下，存在屏蔽效果降低的情況。在超過20μm的情況下，存在金屬層7b的應力較大而金屬層7b剝離的情況。保護層8耐蝕性及耐遷移性優異，例如具有提高導電性屏蔽層7的防潮性而抑制導電性屏蔽層7的腐蝕的功能。作為保護層8，例如使用金屬材料、樹脂材料、陶瓷材料等。保護層8例如包含鈦、鉻、鎳、鐵、鋁、鉬、鉭、錳、鑭或銅等金屬、或不銹鋼、所述金屬的氧化物、所述金屬的氮化物、ITO、碳、石墨、類金剛石碳、ZrB、MoS、TiON、TiAlN、環氧樹脂、聚酰亞胺樹脂、丙烯酸樹脂、硅酮樹脂、聚酰胺樹脂等。保護層8的厚度例如優選為0.01μm以上且20μm以下。在未達0.01μm的情況下，存在抑制導電性屏蔽層7的腐蝕的效果降低的情況。在超過20μm的情況下，存在保護層8的應力較大而金屬層7b剝離的情況。另外，成本也變高。圖6是表示半導體裝置的其他構造例的剖面示意圖。圖6所示的半導體裝置10與圖1所示的半導體裝置10比較，具備半導體芯片3B代替半導體芯片3A，且不具備接合線4的構成不同。半導體芯片3B具有與導電層12b電性連接的凸塊31。凸塊31例如包含金、錫、鉛、銀、銅、鉍、及鋅的至少一種金屬、或所述金屬的合金等。凸塊31也可為復合膜或積層膜。半導體芯片3B例如是通過對形成有凸塊31的襯底切割使之單片化而形成。半導體芯片3B利用倒裝芯片安裝而搭載在配線襯底1上。此時，也可進行助焊劑的涂布或預處理等。在使用助焊劑的情況下，利用溶劑或純水等將配線襯底1洗凈。另外，圖6所示的半導體裝置10在配線襯底1與半導體芯片3B之間具備底部填充膠樹脂等樹脂層32。半導體芯片3B也可隔著凸塊而積層。另外，具備貫通電極的半導體芯片3B也可隔著凸塊而積層。在圖1、圖3至圖6所示的半導體裝置10中，較不設置導電性屏蔽層7的半導體裝置更能夠減少電磁波干擾的量。另外，在圖1、圖3至圖6所示的半導體裝置中，例如在-55℃～150℃的熱循環試驗(TemperatureCyclingTest：TCT)中，即便經過2000個循環之后也難以產生導電性屏蔽層7的異常、半導體芯片的連接不良等。另外，例如在150℃、1000小時的高溫保存試驗或85℃、濕度85％、偏壓電壓3.2V、1000小時的高溫高濕偏壓試驗中，難以產生例如導電性屏蔽層7的腐蝕、半導體芯片的連接不良等。其次，參照圖7至圖9對本實施方式的半導體裝置的制造方法例進行說明。圖7是表示圖1所示的半導體裝置10的制造方法例的流程圖。圖7所示的半導體裝置的制造 方法例具備襯底準備步驟(S1)、元件搭載步驟(S2)、樹脂密封步驟(S3)、分離步驟(S4)、熱處理步驟(S5)、蝕刻步驟(S6)、以及屏蔽層形成步驟(S7)。此外，本實施方式中的半導體裝置的制造方法例的步驟內容及步驟順序未必限定為圖7所示的步驟。圖8及圖9是用來說明半導體裝置10的制造方法例的剖面示意圖。在圖8中，示意性地圖示進行襯底準備步驟(S1)至分離步驟(S4)之后的半導體裝置。在圖9中，示意性地圖示進行襯底準備步驟(S1)至屏蔽層形成步驟(S7)之后的半導體裝置。襯底準備步驟(S1)是準備配線襯底1的步驟。此處，作為一例而制作多個配線襯底1矩陣狀地連設的構造的集合襯底。在襯底準備步驟(S1)中，于在分離步驟(S4)中切割的部位預先形成導電層12a及導電層13a。另外，在配線襯底1上預先貼附片狀或膏狀的芯片粘接膜。也可利用切割、激光、由拉伸所致的生生斷開等而將芯片粘接膜切斷。元件搭載步驟(S2)是在配線襯底1的第1面上搭載半導體芯片3A的步驟。在元件搭載步驟(S2)中，一面使半導體芯片3A的電極露出一面使半導體芯片3A隔著芯片粘接膜而積層為多級。另外，在元件搭載步驟(S2)中，也可進行將半導體芯片3A彼此及半導體芯片3A與導電層12b經由接合線4而電性連接的接合。在元件搭載步驟(S2)中，也可在搭載半導體芯片3A之后進行加熱處理。在所述加熱處理中，通過將配線襯底1放入至烤箱進行加熱，能夠使配線襯底1與半導體芯片3A粘接而使半導體芯片3A彼此粘接。然后，也可進行等離子體洗凈而使半導體芯片3A的電極表面清潔化。例如，也可使用氬、氧、氫、或氬及氫的兩者進行等離子體處理。也可在接合之后進行所述等離子體處理。樹脂密封步驟(S3)是以將半導體芯片3A密封的方式形成密封樹脂層5的步驟。作為密封樹脂層5的形成方法，例如可列舉使用無機填充材料與有機樹脂等的混合物的轉注模塑法、壓縮模塑法、注射模塑法、片狀模塑法、或樹脂點膠法等。分離步驟(S4)是針對每一半導體裝置10進行襯底的切割而分離為各個半導體裝置10的步驟。例如，使用金剛石刀等刀進行切割。也可在切割時將導電層12a等具有作為接地配線的功能的導電層切斷而使所述導電層在配線襯底1的側面露出。在分離步驟(S4)后，例如也可利用具備YAG(YttriumAluminumGarnet，釔-鋁-石榴石)激光等的激光標記裝置，在密封樹脂層5的上表面刻印產品名、產品編號、生產年份星期、生產工廠等產品信息。在熱處理步驟(S5)中，將已單片化的半導體裝置放入至烤箱，以100℃以上且260℃以下的溫度進行加熱而將被半導體裝置10吸濕的水分等去除。在未達100℃的情況下，水分未被去除而導致密封樹脂層5與導電性屏蔽層7的密接性降低。在超過260℃的情 況下，由于加熱溫度較回流焊溫度高，所以存在對半導體裝置10帶來損傷的情況。也可將去除所述水分等的步驟稱為脫氣步驟。熱處理步驟(S5)也可具有多個熱處理步驟。例如，也可在利用烤箱進行烘烤之后，在減壓腔室內進一步進行烘烤。減壓腔室內的烘烤與烤箱中的烘烤相同，以100℃以上且260℃以下的溫度進行。蝕刻步驟(S6)是利用干式蝕刻將密封樹脂層5的一部分去除的步驟。干式蝕刻例如在供給有包含氬及氮的至少一種元素的氣體的環境下進行。此外，所述氣體也可包含氧及氫的至少一種元素。在蝕刻步驟(S6)中，優選為將密封樹脂層5的一部分例如從密封樹脂層5的表面去除至1.0nm以上且100nm以下的深度為止。在未達1.0nm的情況下，存在無法充分提高密封樹脂層5與導電性屏蔽層7的密接性的情況。在超過100nm的情況下，由于蝕刻時間為長時間，所以制程時間較長。所去除的密封樹脂層5的深度例如通過調整蝕刻時間或所供給的氣體的流量等蝕刻條件來控制。另外，也可通過蝕刻步驟(S6)使無機填充材料的一部分露出。作為干式蝕刻，也可使用反向濺射而將密封樹脂層5的一部分去除。所謂反向濺射是指施加電壓而產生等離子體，使所供給的氣體的離子碰撞于被處理體而將被處理體表面的氧化物等物質以離子形式撞飛的處理。通過進行蝕刻，能夠提高密封樹脂層5與導電性屏蔽層7的密接性。可認為其原因在于由密封樹脂層5的表面積的增大、或所露出的無機填充材料的微細的凹凸所致的固定效應等。屏蔽層形成步驟(S7)是以與密封樹脂層5的表面接觸的方式形成金屬化合物層6，且以覆蓋密封樹脂層5的方式形成導電性屏蔽層7的步驟。在屏蔽層形成步驟(S7)中，將已單片化的半導體裝置10配置在托盤上。托盤例如包含鋁、銅、鐵、鎳、鉻、鈦等金屬、所述金屬的合金、不銹鋼、復合材料、樹脂等。此外，例如也可使用具有樹脂層與設置在樹脂層上的金屬層的積層構造的托盤。也可使用具有粘著性的樹脂膜等來代替托盤。在屏蔽層形成步驟(S7)中，例如以與密封樹脂層5的表面接觸的方式形成金屬化合物部6a，在金屬化合物部6a上形成金屬化合物部6b，以隔著金屬化合物部6a及金屬化合物部6b而覆蓋密封樹脂層5的方式形成導電性屏蔽層7。例如，通過利用濺鍍依序形成金屬化合物部6a、金屬化合物部6b、及導電性屏蔽層7，而不使被處理襯底曝露于大氣即可進行連續處理。也可利用一體的裝置連續地進行所述熱處理步驟(S5)、蝕刻步驟(S6)、及屏蔽層形成步驟(S7)。除濺鍍以外還能夠使用例如蒸鍍法、離子鍍覆法、轉印法、網版印刷法、噴霧涂布 法、噴射點膠法、噴墨法、氣溶膠法等形成金屬化合物部6a、金屬化合物部6b、及導電性屏蔽層7。在蝕刻步驟(S6)中，也可將氮氣供給至處理室而在包含氮的環境下進行干式蝕刻，然后，在屏蔽層形成步驟(S7)中，形成導電性屏蔽層7。此外，也可在氬與氮的混合環境下進行干式蝕刻。另外，所述環境也可包含氧及氫的至少一種元素。如果在包含氮的環境下進行干式蝕刻，那么在密封樹脂層5的表面存在氮。如果在存在氮的密封樹脂層5的表面上形成導電性屏蔽層7，那么導電性屏蔽層7中所包含的金屬與氮反應而產生金屬氮化物。因此，不另外設置形成金屬化合物部6b的步驟即可形成包含金屬氮化物的金屬化合物部6b。因此，能夠簡化制造步驟。根據所述制造方法，例如能夠制造圖3所示的金屬化合物層6不設置在配線襯底1的側面，而導電性屏蔽層7接觸于導電層12a及導電層13a的至少一導電層的側面的構造的半導體裝置1。在形成密封樹脂層5之后在密封樹脂層5的表面存在樹脂成分的碳。如果在存在碳的密封樹脂層5的表面上形成導電性屏蔽層7，那么導電性屏蔽層7中所包含的金屬與碳反應而產生金屬碳化物。因此，不另外設置形成金屬化合物部6a的步驟即可形成包含金屬碳化物的金屬化合物部6a。有在蝕刻環境中樹脂表面的碳活化而金屬化合物層6成為金屬碳化物與金屬氮化物的混合層的情況。在進行襯底準備步驟(S1)至屏蔽層形成步驟(S7)之后，設置與導電層13a電性連接的外部連接端子2a，并設置與導電層13b電性連接的外部連接端子2b。并不限定于此，例如也可在元件搭載步驟(S2)中設置外部連接端子2a、2b。進而，也可設置通過使用所制作的半導體裝置的外部連接端子2a、2b測定電阻值而檢查是否為良品等的步驟。以上為本實施方式中的半導體裝置的制造方法例的說明。所述實施方式是作為示例而提出者，并不意圖限定發明的范圍。這些新穎的實施方式能夠以其他各種方式實施，在不脫離發明的主旨的范圍內能夠進行各種省略、替換、變更。這些實施方式或其變形包含在發明的范圍或主旨中，并且包含在權利要求書所記載的發明與其均等的范圍中。【實施例】(實施例1)針對每一樣品改變蝕刻步驟(S6)中的蝕刻條件而制作樣品1至樣品3的半導體裝置。將各樣品的蝕刻條件示于表1。在樣品1的制作中，在使用Ar氣體與N2氣體的兩者的氣體進行蝕刻之后形成導電性屏蔽層。在樣品2的制作中，在僅使用Ar氣體進行蝕刻之后形成導電性屏蔽層。在樣品3的制作中，不進行蝕刻而形成導電性屏蔽層。在樣品 1至樣品3中，導電性屏蔽層具有不銹鋼層(SUS)與設置在不銹鋼層上的銅層(Cu)的積層構造。不銹鋼層(SUS)的厚度為0.1μm。銅層(Cu)的厚度為3μm。進而，在樣品1至樣品3的制作中，在導電性屏蔽層上形成厚度為0.3μm的不銹鋼層。對所制作的樣品進行利用交叉切割法的密接性試驗。將通過密接性試驗而剝離的樣品的個數比例(剝離率(％))示于表1。【表1】如表1所示，在使用Ar氣體及N2氣體的兩者進行蝕刻而制作的樣品1中，剝離率為0％。相對于此，在僅使用Ar氣體進行蝕刻而制作的樣品2或不進行蝕刻而制作的樣品3中，產生導電性屏蔽層的剝離。(實施例2)通過在包含無機填充材料的樹脂層上形成厚度10nm的不銹鋼層，而制作樣品A、樣品B、及樣品C。在樣品A的制作中，供給Ar氣體及N2氣體的兩者而進行樹脂層的蝕刻。在樣品B的制作中，僅供給Ar氣體而進行樹脂層的蝕刻。在樣品C的制作中不進行樹脂層的蝕刻。樣品A的制作中的蝕刻步驟的Ar氣體流量及N2氣體流量如表2所示，與實施例1的樣品1的制作中的蝕刻步驟的Ar氣體流量及N2氣體流量相同。樣品B的制作中的蝕刻步驟的Ar氣體流量如表2所示，與實施例1的樣品2的制作中的蝕刻步驟的Ar氣體流量相同。對所制作的樣品利用使用XPS(X-rayPhotoelectronSpectroscopy(X射線光電子光譜學)：XPS)的深度方向分析，確認樹脂層與不銹鋼層之間的金屬碳化物及金屬氮化物的有無。將結果示于表2。【表2】氣體金屬碳化物金屬氮化物樣品AAr及N2有有樣品B僅Ar有無樣品C-有無如表2所示，樣品A包含金屬碳化物與金屬氮化物。相對于此，樣品B及樣品C均不包含金屬氮化物。根據該情況可知，通過在使用Ar氣體及N2氣體的兩者進行蝕刻之后形成導電性屏蔽層，而形成包含金屬碳化物與金屬氮化物的金屬化合物層。根據實施例1及實施例2可知，通過形成包含金屬氮化物的金屬化合物層，能夠提高密封樹脂層與導電性屏蔽層的密接性。[符號的說明]1配線襯底2a外部連接端子2b外部連接端子3半導體芯片3A半導體芯片3B半導體芯片4接合線5密封樹脂層6金屬化合物層6a金屬化合物部6b金屬化合物部7導電性屏蔽層7a金屬層7b金屬層8保護層10半導體裝置11絕緣基體12a導電層12b導電層13a導電層13b導電層14a通孔14b通孔15絕緣層16絕緣層31凸塊32樹脂層當前第1頁1 2 3