半導體裝置及其制造方法
【專利摘要】本發明的實施方式提供一種能夠抑制半導體基板的翹曲的半導體裝置及其制造方法。本實施方式的半導體裝置具備半導體基板、半導體元件、及導電膜。半導體元件配置在半導體基板的第1面上。導電膜從第1面跨及與第1面對向的第2面貫通半導體基板。在半導體基板，存在從第2面側朝向第1面側設置的連續或斷續的間隙。
【專利說明】半導體裝置及其制造方法
[0001][相關申請]
[0002]本申請享有以日本專利申請2015-53874號(申請日:2015年3月17日)作為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。
技術領域
[0003]本發明的實施方式涉及一種半導體裝置及其制造方法。
【背景技術】
[0004]近年來，就半導體的高功能化等觀點來說，使用TSV(Through-SiliCon Via，硅穿孔)的3維或2.5維的積層型半導體裝置(多芯片)受到關注。
[0005]然而，在使用TSV的積層型半導體裝置的制造工序中，將因凸塊而難以彈性變形的硅基板(芯片)彼此電連接。由于硅基板難以彈性變形，所以在硅基板的翹曲較大的情況下，在硅基板的面內凸塊的高度不一致。而且，存在因凸塊的高度不一致而導致難以確保利用凸塊使硅基板電連接的可靠性的問題。
[0006]因此，在積層型半導體裝置中，為了確保半導體基板的電連接的可靠性，而要求抑制半導體基板的翹曲。

【發明內容】

[0007]本發明的實施方式提供一種能夠抑制半導體基板的翹曲的半導體裝置及其制造方法。
[0008]本實施方式的半導體裝置具備半導體基板、半導體元件、及導電膜。半導體元件配置在半導體基板的第I面上。導電膜從第I面跨及與第I面對向的第2面貫通半導體基板。在半導體基板，存在從第2面側朝向第I面側設置的連續或斷續的間隙。
【附圖說明】
[0009]圖1是表示第I實施方式的半導體裝置I的概略剖視圖。
[0010]圖2(A)、(B)是表示圖1的半導體裝置I中的狹縫19的配置例的仰視圖。
[0011]圖3是表示第I實施方式的第I變化例的半導體裝置I的仰視圖。
[0012]圖4(A)?(E)是表示第I實施方式的第2變化例的半導體裝置I的仰視圖。
[0013]圖5(A)、(B)是表示第I實施方式的第3變化例的半導體裝置I的圖。
[0014]圖6是表示第2實施方式的半導體裝置I的概略剖視圖。
[0015]圖7(A)?(C)是表示圖6的半導體裝置I的制造方法的概略剖視圖。
[0016]圖8是表示第2實施方式的變化例的半導體裝置I的概略剖視圖。
[0017]圖9是表示第3實施方式的半導體裝置I的概略剖視圖。
[0018]圖10是表示第3實施方式的第I變化例的半導體裝置I的概略剖視圖。
[0019]圖11是表示第3實施方式的第2變化例的半導體裝置I的概略剖視圖。
【具體實施方式】
[0020]以下，參照【附圖說明】本發明的實施方式。本實施方式并不限定本發明。
[0021](第!實施方式)
[0022]圖1是表示第I實施方式的半導體裝置I的概略剖視圖。圖2是表示圖1的半導體裝置I中的狹縫19的配置例的仰視圖(圖1的A-A剖視圖)。具體來說，圖2A是表示狹縫19的第I配置例的仰視圖，圖2B是表示狹縫19的第2配置例的仰視圖。此外，本說明書中，將圖1的Dl方向定義為半導體裝置I的厚度方向，將圖1的D2方向定義為半導體裝置I的寬度方向，將圖2的D3方向定義為半導體裝置I的深度方向。
[0023]如圖1所示，半導體裝置I具備半導體基板10。半導體基板10例如為硅基板。另外，半導體裝置I在半導體基板10的正面1a(第I面、厚度方向Dl的一端面)上具備半導體元件12(器件)、絕緣膜13、及凸塊18(接合部)。凸塊18包含阻擋金屬膜16與再配線膜17。在凸塊18，在上方(厚度方向Dl的一側)接合著與半導體基板10對向的另一半導體基板10A。半導體基板1A也可以具有與半導體基板10相同的構造。
[0024]另外，半導體裝置I在與正面1a對向的半導體基板10的背面1b(第2面、厚度方向Dl的另一端面)，具備作為間隙的狹縫19、貫通孔110、絕緣膜111、阻擋金屬膜112、金屬膜113、導電膜114、及凸塊115(接合部)。在凸塊115，在下方(厚度方向Dl的另一側)接合著與半導體基板10對向的另一半導體基板10B。半導體基板1B也可以具有與半導體基板10相同的構造。
[0025]半導體基板10的正面1a上的膜12、13、16?18也可以通過晶片工序或晶片極封裝工序而形成。
[0026]半導體元件12例如為存儲器的控制器。半導體元件12并不限定于圖1的態樣。半導體元件12也可以具有沿厚度方向Dl積層而成的三維積層構造。
[0027 ]絕緣膜13具備例如與半導體基板1的正面I Oa相接的氧化膜(S i O2) 13a (層間絕緣膜)、與氧化膜13a的正面相接的氮化膜(SiN) 13b、及與氮化膜13b的正面相接的感光性樹脂層(例如聚酰亞胺)13c。絕緣層13并不限定于圖1的態樣。
[0028]阻擋金屬膜16防止再配線膜17的成膜材料擴散到絕緣膜13。阻擋金屬膜16從絕緣膜13的正面形成(凹設)至到達半導體元件12的位置。阻擋金屬膜16可為例如Ti膜，但并不限定于此。再配線膜17在阻擋金屬膜16的上層與半導體元件12電連接。再配線膜17可為例如Cu膜，但并不限定于此。
[0029]凸塊18具備例如與再配線膜17的正面相接的Ni層18a、及與Ni層18a的正面相接的Au層18b。凸塊18并不限定于圖1的態樣。
[0030]另一方面，半導體基板10的背面1b上的構造19、110?115可在使半導體基板薄化之后形成。半導體基板10也可以被薄化到ΙΟΟμπι以下的厚度。
[0031]如圖2Α所示，狹縫19是從背面1b的寬度方向D2的一端(第I端部)跨及另一端(第2端部)、及從背面1b的深度方向D3的一端(第I端部)跨及另一端(第2端部)而連續地形成(存在)。
[0032]具體來說，狹縫19中，從寬度方向D2的一端延伸到另一端且沿深度方向D3排列的多個帶狀狹縫部19_D2、與從深度方向D3的一端延伸到另一端且沿寬度方向D2排列的多個帶狀狹縫部19_D3相互交叉(正交)。即，狹縫19遍及背面1b的整個面而形成為連續的格子狀。
[0033]另外，狹縫19是以不干涉導電膜114的方式與導電膜114隔開而形成。
[0034]此外，如圖2B所示，狹縫19也可以從背面1b的寬度方向D2的一端附近(第I端部偵D跨及另一端附近(第2端部側)、及從深度方向D3的一端附近(第I端部側)跨及另一側附近(第2端部側)而形成為連續的格子狀。
[0035]另外，如圖1所示，狹縫19從正面1a跨及背面1b貫通半導體基板10。另外，如圖1所示，狹縫19的內側壁也可以相對于半導體裝置I的厚度方向DI傾斜。即，狹縫19的寬度方向D2的尺寸也可以隨著從背面1b朝向正面1a而減少。
[0036]狹縫19也可以通過反應性離子蝕刻(RIE)而形成。狹縫19也可以在形成貫通孔110之前形成。通過在形成貫通孔110之前形成狹縫19，能夠避免在狹縫19的形成步驟中半導體元件12經由貫通孔110而受到污染。
[0037]狹縫19能夠緩和因半導體元件12的構造或材料等而引起的半導體基板10的應力(內部應力)，從而抑制半導體基板10的翹曲(朝厚度方向Dl的彎曲)。
[0038]貫通孔110在與半導體元件12對應的位置，從正面1a跨及背面1b貫通半導體基板10。貫通孔110在半導體基板10上形成著多個。貫通孔110例如為TSV的通孔。貫通孔110也可以通過例如反應性離子蝕刻而形成。
[0039 ]絕緣膜111被覆半導體基板1的背面I Ob、貫通孔110的內周壁、狹縫19的內側壁及絕緣膜13的背面。絕緣膜111具備例如氧化膜(S12) 11 Ia及氮化膜(SiN) Illb0絕緣膜111并不限定于圖1的態樣。
[0040]阻擋金屬膜112在貫通孔110的內部及貫通孔110的開口部外緣被覆絕緣膜111。阻擋金屬膜112例如可為Ti，但并不限定于此。另外，阻擋金屬膜112也可以通過干式蝕刻而形成。
[0041]導電膜114在貫通孔110的內部，從正面1a跨及背面1b貫通半導體基板10。導電膜114與半導體元件12電連接。導電膜114例如為TSV。導電膜114經由金屬膜113而內接于阻擋金屬膜112。金屬膜113可為例如Cu膜，但并不限定于此。
[0042]導電膜114也可以為例如Ni膜。導電膜114也可以通過例如電鍍或無電鍍敷等鍍敷工序而形成。如圖2A所示，導電膜114也可以在狹縫19的格子間遍及背面1b全域而形成。或者，如圖2B所示，導電膜114也可以在狹縫19的格子間局部地(例如在深度方向D3的中央部)形成。
[0043 ]圖丨的凸塊丨15將半導體基板1與對向的半導體基板1B電性且機械地連接。凸塊115與導電膜114的背面相接。凸塊115例如也可以為Sn或Cu等。
[0044]此處，為了將半導體基板10適當地連接于半導體基板10B，優選為形成在半導體基板10的背面1b各處的多個凸塊115的高度在背面1b—致。然而，在采用像三維構造的器件那樣微細且復雜的半導體元件12(器件)的情況下，由于半導體元件12的器件構造或材料構成復雜，所以在半導體基板10，容易產生由半導體元件12引起的局部的熱膨脹率的差。
[0045]假設半導體基板10的厚度固定的情況下，由半導體元件12引起的熱膨脹率的差會導致在半導體基板10中產生應力(內部應力)，從而半導體基板10變得容易翹曲。因半導體基板10翹曲而導致難以使各凸塊115的高度一致。
[0046]另外，假設局部地(例如僅在導電膜114的周圍)形成著狹縫19的情況下，雖然局部的應力能夠降低，但在抑制半導體基板10整體的翹曲方面尚不充分。因此，在局部地形成狹縫19的情況下，依然難以使各凸塊115的高度一致。
[0047]相對于此，本實施方式中，通過遍及半導體基板10的背面1b的端部間大范圍地形成狹縫19，能夠將因半導體元件12而產生的半導體基板10的應力充分地釋放。通過充分地釋放應力，能夠充分地抑制半導體基板10的翹曲。通過充分地抑制半導體基板10的翹曲，能夠使各凸塊115的高度一致，從而能夠將半導體基板10適當地連接于半導體基板10B。
[0048]因此，根據第I實施方式的半導體裝置I，能夠抑制半導體基板10的翹曲。其結果為，能夠適當地進行半導體基板的三維安裝，且能夠提高良率。
[0049]另外，根據第I實施方式的半導體裝置I，由于將狹縫19形成為格子狀，所以在相互交叉的方向D2、D3上能夠使半導體基板10的厚度間歇性地變薄。由此，雖為簡易的構成，但仍能夠有效率地釋放半導體基板10的應力。
[0050]例如，圖2的沿深度方向D3延伸的帶狀狹縫部19_D3能夠有效地抑制半導體基板10相對于寬度方向D2的翹曲(朝厚度方向Dl的彎曲)。另外，圖2的沿寬度方向D2延伸的帶狀狹縫部19_D2能夠有效地抑制半導體基板10相對于深度方向D3的翹曲。因此，格子狀的狹縫19對于半導體基板10相對于相互正交的方向D2、D3的任一方向的翹曲均能夠有效地抑制。另夕卜，可將相對于寬度方向D2與深度方向D3的合成方向(傾斜方向)的翹曲認為是將相對于寬度方向D2的翹曲、與相對于深度方向D3的翹曲合成后的翹曲。格子狀的狹縫19對于相對于寬度方向D2的翹曲與相對于深度方向D3的翹曲的任一翹曲均能夠有效地抑制，所以也能有效地抑制合成方向的翹曲。另外，合成方向可能是與厚度方向Dl正交的全方位。因此，格子狀的狹縫19能夠有效地抑制相對于全方位的翹曲。
[0051]半導體基板10的翹曲不僅由半導體元件12引起，也可以由半導體裝置I的除半導體元件12以外的構成部的材質等引起。狹縫19也可以抑制由半導體裝置I的除半導體元件12以外的構成部引起的半導體基板10的翹曲。
[0052](第I變化例)
[0053]接下來，作為第I實施方式的第I變化例，對具備十字狀的狹縫的半導體裝置的例子進行說明。此外，在說明第I變化例時，對與圖1的半導體裝置I對應的構成部使用相同符號并省略重復的說明。
[0054]圖3是表示第I實施方式的第I變化例的半導體裝置I的仰視圖。如圖3所示，在第I變化例的半導體基板10的背面10b，狹縫19從寬度方向D2的一端附近跨及另一側附近、及從深度方向D3的一端附近跨及另一端附近而斷續(散布、不連續)地形成著多個。各狹縫19具有使沿寬度方向D2延伸的狹縫部19_D2與沿深度方向D3延伸的狹縫部19_D3交叉(正交)而成的十字狀。
[0055]在第I變化例的半導體裝置I中，也與圖2的構成同樣地，能夠利用狹縫19將半導體基板10的應力充分地釋放，因此能夠抑制半導體基板10的翹曲。另外，由于將狹縫19形成為十字狀，所以雖為簡易的構成，但仍能夠有效率地釋放半導體基板10的應力。另外，根據導電膜114的布局，存在難以形成像圖2那樣連續的格子狀的狹縫19的情況。根據斷續的十字狀狹縫19，易于根據導電膜114的布局以不干涉導電膜114的方式調整狹縫19的布局。因此，根據第I變化例，能夠抑制半導體基板10的翹曲，且提高導電膜114(半導體元件12)的設計(布局)的自由度。
[0056](第2變化例)
[0057]接下來，作為第I實施方式的第2變化例，對具備帶狀的狹縫的半導體裝置的例子進行說明。此外，在說明第2變化例時，對與圖1的半導體裝置I對應的構成部使用相同符號并省略重復的說明。
[0058]圖4是表示第I實施方式的第2變化例的半導體裝置I的仰視圖。具體來說，圖4A是表示帶狀狹縫的第I配置例的仰視圖，圖4B是表示第2配置例的仰視圖，圖4C是表示第3配置例的仰視圖，圖4D是表示第4配置例的仰視圖，圖4E是表示第5配置例的仰視圖。
[0059]圖4A的狹縫19是從背面1b的寬度方向D2的一端附近跨及另一端附近呈帶狀延伸。另外，狹縫19在深度方向D3上隔開間隔而并排設置著多個。圖4B的狹縫19是從寬度方向D2的一端跨及另一端呈帶狀延伸，且在深度方向D3上隔開間隔而并排設置著多個。在圖4A、圖4B的構成中，多個導電膜114偏靠在深度方向D3的中央側。圖4C的狹縫19與圖4B同樣地是從寬度方向D2的一端跨及另一端的構成，但根據導電膜114的布局而使狹縫19的條數減少。圖4D的構成相對于圖4A的構成的不同點在于，在深度方向D3的中央部追加了一條狹縫19。圖4E的狹縫19是從背面1b的深度方向D3的一端附近跨及另一端附近呈帶狀延伸，且在寬度方向D2上隔開間隔而并排設置著多個。在圖4E中，導電膜114配置在各狹縫19彼此之間。
[0060]在第2變化例的半導體裝置I中，也與圖2的構成同樣地，能夠利用狹縫19將半導體基板10的應力充分地釋放，因此能夠抑制半導體基板10的翹曲。圖4A?圖4D的狹縫19能夠利用簡易的構成而有效地抑制半導體基板10相對于深度方向D3的翹曲。圖4E的狹縫19能夠利用簡易的構成而有效地抑制半導體基板10相對于寬度方向D2的翹曲。
[0061](第3變化例)
[0062]接下來，作為第I實施方式的第3變化例，對將狹縫設為有底槽的半導體裝置的例子進行說明。此外，在說明第3變化例時，對與圖1的半導體裝置I對應的構成部使用相同符號并省略重復的說明。
[0063]圖5是表示第I實施方式的第3變化例的半導體裝置I的圖。具體來說，圖5A是半導體裝置I的概略剖視圖，圖5B是圖5A的仰視圖。此外，在圖5中，省略了上層側的半導體基板10A(參照圖1)的圖示。
[0064]如圖5A所示，第3變化例的狹縫19相對于圖1的狹縫19的不同點在于其為有底槽。即，狹縫19從背面1b形成至正面1a的近前(背面1b側)的位置。具體來說，在半導體基板10的正面10a，形成著例如用來確保半導體元件12的信道區域的雜質擴散層1c(井)。狹縫19是以不干涉雜質擴散層1c的方式形成至雜質擴散層1c的近前的位置。此外，雜質的具體態樣并無特別限定，也可以為P、B、C、As等。
[0065]根據第3變化例的半導體裝置I，除了能夠抑制半導體基板10的翹曲之外，還能夠降低狹縫19對器件的特性造成的影響。
[0066](第2實施方式)
[0067]接下來，作為第2實施方式，對在狹縫中埋設著加強膜的半導體裝置的實施方式進行說明。此外，在說明第2實施方式時，對與第I實施方式對應的構成部使用相同符號并省略重復的說明。圖6是表示第2實施方式的半導體裝置I的概略剖視圖。此外，在圖6中，省略了上層側的半導體基板10A(參照圖1)的圖示。
[0068]如圖6所示，第2實施方式的半導體裝置I在狹縫19的內部具備填埋狹縫19(與狹縫19的內側壁相接)的加強膜117。加強膜117加強半導體基板10。加強膜117也可以具有比半導體基板10高的硬度。加強膜117也可以是金屬的單層膜或積層膜。在該情況下，加強膜117例如也可以為1^、1^胃)1、附、01或它們的積層膜。另外，加強膜117也可以為絕緣體的單層膜或積層膜。在該情況下，加強膜117例如也可以為S12、SiN、S1N或它們的積層膜。
[0069]接下來，對具有所述構成的第2實施方式的半導體裝置I的制造方法進行說明。圖7A?C是表示圖6的半導體裝置I的制造方法的概略剖視圖。圖7A是表示形成著狹縫19的半導體基板10的概略剖視圖。圖7B是表示半導體基板10的加熱步驟的概略剖視圖。圖7C是表示加強膜117的成膜步驟的概略剖視圖。此外，在圖7A?C中，將除狹縫19及加強膜117以外的構成部的圖示簡化。
[0070]在因半導體元件12而產生的半導體基板10的應力較大的情況下，如圖7A所示，SP便在形成著狹縫19的情況下，也可能存在無法消除半導體基板10的翹曲的情況。
[0071]對這種半導體基板10，本實施方式的制造方法是通過對半導體基板10進行加熱而消除半導體基板10的翹曲(圖5B)。半導體基板10的加熱溫度較理想的是不會使形成在半導體基板10的各種膜劣化的程度的高溫。例如，半導體基板10的加熱溫度也可以為150?4000C。半導體基板10的加熱也可以利用成膜加強膜117的裝置(例如CVD(Chemical VaporDeposit1n，化學氣相沉積)裝置)進行。
[0072]接著，一面對半導體基板10進行加熱，一面在狹縫19的內部成膜加強膜117(圖5C)。加強膜117也可以利用CVD而成膜。
[0073]根據第2實施方式的半導體裝置I，即便在利用狹縫19無法完全消除翹曲的情況下，也能通過對半導體基板10進行加熱而消除翹曲。進而，通過在狹縫19中埋入加強膜117，即便半導體基板10隨著冷卻而想要再次翹曲，加強膜117也能使與翹曲的應力對抗的反作用力作用于半導體基板10。由此，能夠抑制半導體基板10再次產生翹曲。因此，根據第2實施方式，能夠更確實地抑制半導體基板10的翹曲。
[0074](變化例)
[0075]接下來，作為第2實施方式的變化例，對以密封樹脂填埋狹縫的半導體裝置的實施方式進行說明。此外，在說明第2實施方式的變化例時，對與第I實施方式對應的構成部使用相同符號并省略重復的說明。圖8是表示第2實施方式的變化例的半導體裝置I的概略剖視圖。在圖8中，省略了上層側的半導體基板1 A (參照圖1)的圖示。
[0076]如圖8所示，在本變化例的半導體裝置I中，在半導體基板10與下層的半導體基板1B之間設置著樹脂118。另外，在半導體基板10與下層的半導體基板1B的其他間隔、即樹月旨118間的空間中，設置著密封樹脂118-2。而且，在狹縫19的內部配置著密封樹脂118-2。狹縫19內的密封樹脂118-2作為加強膜發揮功能。
[0077]根據本變化例，即便半導體基板10想要翹曲，狹縫19內的樹脂118也能使與翹曲的應力對抗的反作用力作用于半導體基板10，所以能夠抑制翹曲的產生。因此，根據本變化例的半導體裝置I，與圖6的半導體基板10同樣地，能夠確實地抑制半導體基板10的翹曲。另夕卜，也能在同一步驟中進行半導體基板10、10A間的樹脂密封與樹脂18向狹縫19的埋入，所以能提尚制造效率。
[0078](第3實施方式)
[0079]接下來，作為第3實施方式，對使用TSV的積層型半導體裝置的實施方式進行說明。此外，在說明第3實施方式時，對與第I實施方式對應的構成部使用相同符號并省略重復的說明。圖9是表示第3實施方式的半導體裝置I的概略剖視圖。
[0080]如圖9所示，第3實施方式的半導體裝置I具備BGA(BallGrid Array，球狀柵格陣列)基板119、及經由凸塊122、123而搭載(接合、連接)在BGA基板119上的多層(3層以上)的娃芯片10_1?8 (半導體基板)。
[0081]各硅芯片10_1?8沿半導體裝置I的厚度方向Dl以隔開間隔的方式積層配置。在各硅芯片10_1?8，可形成未圖示的配線或半導體元件(器件)。
[0082]在BGA基板119的上表面，形成著IC芯片121。另一方面，在BGA基板119的下表面，形成著凸塊120。
[0083]多層硅芯片中的第I層(最下層)的硅芯片10_1在下表面具備用來與BGA基板119連接的配線124。配線124經由第I凸塊122而連接于BGA基板119的上表面。另外，配線124經由第2凸塊123而連接于IC芯片121。另外，硅芯片10_1由作為導電膜的一例的TSV114_1貫通。
[0084]第2層?第7層的硅芯片10_2?7位于上層的硅芯片與下層的硅芯片之間(中間)。第2層?第7層的硅芯片10_2?7也是由TSV114_2?7貫通。
[0085]第8層(最上層)的硅芯片10_8為基底芯片，不具備TSV。
[0086]在厚度方向Dl上相鄰的硅芯片10_1?8彼此使TSV114J?7彼此對向。而且，相鄰的TSV彼此由作為接合部的凸塊1151接合。此外，凸塊1151也可以是將圖1的2個凸塊115、18結合而成的凸塊。
[0087]另外，相鄰的硅芯片彼此之間由樹脂118密封。
[0088]另外，在第I層?第7層的硅芯片10_1?7的上表面S形成著狹縫19。硅芯片10_1?7的上表面S也可以相當于圖1的半導體基板10的背面10b。在該情況下，第3實施方式的半導體裝置I可相當于使圖1的半導體基板10的積層構造上下反轉而成的構成。
[0089]另外，在第I層?第7層的硅芯片1j?7的狹縫19的內部，配置著與圖6相同的加強膜117。
[0090]這種半導體裝置I能夠隔著凸塊120而搭載在未圖示的電路基板上。
[0091]硅芯片是難以彈性變形的材質，所以在產生了翹曲的情況下，難以利用TSV進行三維安裝。相對于此，在第3實施方式中，能夠利用狹縫19緩和硅芯片1j?7的翹曲的應力，因此能夠抑制硅芯片10_1?7的翹曲。另外，由于能夠利用加強膜117加強硅芯片1j?7，所以能夠更有效地抑制硅芯片10_1?7的翹曲。
[0092 ]因此，根據第3實施方式，能夠確保使用TSV的三維安裝中的電連接的可靠性。
[0093](第I變化例)
[0094]接下來，作為第3實施方式的第I變化例，對以密封樹脂填埋狹縫的半導體裝置的例子進行說明。此外，在說明第I變化例時，對與圖9的半導體裝置I對應的構成部使用相同符號并省略重復的說明。圖10是表示第3實施方式的第I變化例的半導體裝置I的概略剖視圖。
[0095]如圖10所示，第I變化例的半導體裝置I相對于圖9的半導體裝置I的不同點在于，在狹縫19的內部，代替加強膜117而具備密封樹脂118-2。
[0096]根據第I變化例，通過在狹縫19中埋入密封樹脂118-2，即便硅芯片10_1?7想要翹曲，密封樹脂118-2也能使與翹曲的應力對抗的反作用力作用于硅芯片10_1?7。因此，根據第I變化例的半導體裝置I，與圖9的半導體裝置I同樣地，能夠確實地抑制硅芯片10_1?7的翹曲。另外，在利用密封樹脂118-2將硅芯片10_1?8間密封時，也能在狹縫19中埋入密封樹脂118_2，所以能夠提尚制造效率。
[0097](第2變化例)
[0098]接下來，作為第3實施方式的第2變化例，對減少了TSV的半導體裝置的例子進行說明。此外，在說明第2變化例時，對與圖9的半導體裝置I對應的構成部使用相同符號并省略重復的說明。圖11是表示第3實施方式的第2變化例的半導體裝置I的概略剖視圖。
[0099]第2變化例的半導體裝置I相對于圖9的半導體裝置I，積層狀態的TSV的群數減少。在第2變化例中，也能利用狹縫19緩和硅芯片1j?7的翹曲的應力，所以能夠抑制硅芯片1j?7的翹曲。另外，能夠利用加強膜117加強硅芯片1j?7，所以能夠更有效地抑制硅芯片10_1?7的翹曲。
[0100]此外，狹縫19的形狀并不限定于已敘述的格子形狀或十字形狀，例如也可以為放射狀等。另外，在斷續地形成多個狹縫19的情況下，各狹縫19的形狀或大小也可以互不相同。
[0101]對本發明的若干個實施方式進行了說明，但這些實施方式是作為示例而提出的，并非意圖限定發明的范圍。這些實施方式能以其他各種方式實施，且可在不脫離發明主旨的范圍內進行各種省略、置換、變更。這些實施方式或其變化包含在發明的范圍或主旨中，同樣地包含在權利要求書所記載的發明及其均等的范圍內。
[0102][符號的說明]
[0103]I半導體裝置
[0104]10半導體基板
[0105]1a 正面
[0106]1b 背面
[0107]114 導電膜
[0108]19 狹縫
【主權項】
1.一種半導體裝置，其特征在于具備: 半導體基板； 半導體元件，配置在所述半導體基板的第I面上;及 導電膜，從所述第I面跨及與所述第I面對向的第2面貫通所述半導體基板;且 在所述半導體基板，存在從所述第2面側朝向所述第I面側設置的連續或斷續的間隙。2.根據權利要求1所述的半導體裝置，其特征在于:所述間隙呈連續的格子狀存在。3.根據權利要求1所述的半導體裝置，其特征在于:所述間隙斷續地存在多個， 所述多個間隙的至少I個呈十字狀存在。4.根據權利要求1所述的半導體裝置，其特征在于:所述間隙遍及所述第2面的整個面而存在。5.根據權利要求1所述的半導體裝置，其特征在于:所述間隙的至少一部分從所述第I面跨及所述第2面貫通所述半導體基板。6.根據權利要求1所述的半導體裝置，其特征在于:所述間隙包含有底槽。7.根據權利要求1所述的半導體裝置，其特征在于:具備配置在所述間隙的內部的加強膜。8.根據權利要求7所述的半導體裝置，其特征在于:所述加強膜是絕緣膜或金屬膜。9.根據權利要求1所述的半導體裝置，其特征在于:所述半導體基板是以相互對向的方式具備多個， 所述導電膜是以相互對向的方式配置在所述多個半導體基板， 所述半導體裝置在相互對向的所述導電膜彼此之間具備接合部。10.根據權利要求9所述的半導體裝置，其特征在于:所述半導體基板是硅基板。11.一種半導體裝置的制造方法，其特征在于包括如下步驟: 對具有第I面及與所述第I面對向的第2面、且在所述第I面上具有半導體元件的半導體基板，在所述第2面側形成連續或斷續的間隙； 形成從所述第I面跨及所述第2面貫通所述半導體基板的貫通孔;及 在所述貫通孔的內部形成導電膜。12.根據權利要求11所述的半導體裝置的制造方法，其特征在于包括如下步驟:一面對所述半導體基板進行加熱一面在所述間隙的內部形成加強膜。
【文檔編號】H01L21/48GK105990308SQ201510997769
【公開日】2016年10月5日
【申請日】2015年12月25日
【發明人】久米平, 久米一平, 東和幸
【申請人】株式會社東芝