本申請涉(she)及一種(zhong)封(feng)(feng)裝結(jie)構(gou)，尤(you)其涉(she)及一種(zhong)半導體封(feng)(feng)裝結(jie)構(gou)。

背景技術：

1、現有(you)(you)半導體封裝(zhuang)結構的(de)多個(ge)內(nei)部(bu)構件(jian)之(zhi)間常(chang)存在有(you)(you)高低差，因而不(bu)利于(yu)維持多個(ge)所述(shu)內(nei)部(bu)構件(jian)的(de)連接穩定性。例如：現有(you)(you)半導體封裝(zhuang)結構在經過封裝(zhuang)熱(re)循(xun)環之(zhi)后(hou)，其內(nei)部(bu)常(chang)會(hui)有(you)(you)裂紋產生。于(yu)是，申(shen)請人認(ren)為上述(shu)缺(que)陷可改(gai)善，乃特(te)潛(qian)心(xin)研究并配合(he)科學(xue)原理的(de)運用，終于(yu)提出(chu)一種設計合(he)理且有(you)(you)效改(gai)善上述(shu)缺(que)陷的(de)實用新型。

技術實現思路

1、本申請提供一種半(ban)導體(ti)封裝結構，其能有效(xiao)地(di)改(gai)善現(xian)有半(ban)導體(ti)封裝結構所可能產生的缺陷(xian)。

2、本申請公開一(yi)(yi)(yi)種半導(dao)(dao)(dao)(dao)體封(feng)裝結(jie)構，其(qi)(qi)包括：一(yi)(yi)(yi)導(dao)(dao)(dao)(dao)電(dian)(dian)基(ji)(ji)板(ban)(ban)，具有(you)分(fen)別位(wei)于(yu)(yu)相反兩側(ce)的(de)(de)(de)(de)一(yi)(yi)(yi)固晶面(mian)與(yu)一(yi)(yi)(yi)散熱面(mian)；一(yi)(yi)(yi)第(di)(di)(di)一(yi)(yi)(yi)芯(xin)片(pian)，設(she)置(zhi)于(yu)(yu)導(dao)(dao)(dao)(dao)電(dian)(dian)基(ji)(ji)板(ban)(ban)的(de)(de)(de)(de)固晶面(mian)，并(bing)(bing)且第(di)(di)(di)一(yi)(yi)(yi)芯(xin)片(pian)具有(you)遠離導(dao)(dao)(dao)(dao)電(dian)(dian)基(ji)(ji)板(ban)(ban)的(de)(de)(de)(de)多(duo)個(ge)(ge)第(di)(di)(di)一(yi)(yi)(yi)連(lian)(lian)結(jie)墊(dian)(dian)；一(yi)(yi)(yi)第(di)(di)(di)二(er)(er)芯(xin)片(pian)，設(she)置(zhi)于(yu)(yu)第(di)(di)(di)一(yi)(yi)(yi)芯(xin)片(pian)的(de)(de)(de)(de)一(yi)(yi)(yi)個(ge)(ge)第(di)(di)(di)一(yi)(yi)(yi)連(lian)(lian)結(jie)墊(dian)(dian)，并(bing)(bing)且第(di)(di)(di)二(er)(er)芯(xin)片(pian)具有(you)遠離導(dao)(dao)(dao)(dao)電(dian)(dian)基(ji)(ji)板(ban)(ban)的(de)(de)(de)(de)多(duo)個(ge)(ge)第(di)(di)(di)二(er)(er)連(lian)(lian)結(jie)墊(dian)(dian)；多(duo)個(ge)(ge)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件，其(qi)(qi)中一(yi)(yi)(yi)個(ge)(ge)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件設(she)置(zhi)于(yu)(yu)另一(yi)(yi)(yi)個(ge)(ge)第(di)(di)(di)一(yi)(yi)(yi)連(lian)(lian)結(jie)墊(dian)(dian)、并(bing)(bing)定義為一(yi)(yi)(yi)第(di)(di)(di)一(yi)(yi)(yi)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件，并(bing)(bing)且其(qi)(qi)余(yu)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件分(fen)別設(she)置(zhi)于(yu)(yu)多(duo)個(ge)(ge)第(di)(di)(di)二(er)(er)連(lian)(lian)結(jie)墊(dian)(dian)、并(bing)(bing)各(ge)定義為一(yi)(yi)(yi)第(di)(di)(di)二(er)(er)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件；其(qi)(qi)中，第(di)(di)(di)一(yi)(yi)(yi)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件的(de)(de)(de)(de)高(gao)度大于(yu)(yu)每個(ge)(ge)第(di)(di)(di)二(er)(er)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件的(de)(de)(de)(de)高(gao)度，并(bing)(bing)且第(di)(di)(di)一(yi)(yi)(yi)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件的(de)(de)(de)(de)末(mo)端與(yu)多(duo)個(ge)(ge)第(di)(di)(di)二(er)(er)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件的(de)(de)(de)(de)末(mo)端皆遠離多(duo)個(ge)(ge)導(dao)(dao)(dao)(dao)電(dian)(dian)基(ji)(ji)板(ban)(ban)且呈共(gong)平(ping)面(mian)設(she)置(zhi)；一(yi)(yi)(yi)導(dao)(dao)(dao)(dao)電(dian)(dian)支架，通(tong)過覆晶方(fang)式連(lian)(lian)接至第(di)(di)(di)一(yi)(yi)(yi)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件的(de)(de)(de)(de)末(mo)端與(yu)多(duo)個(ge)(ge)第(di)(di)(di)二(er)(er)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件的(de)(de)(de)(de)末(mo)端，并(bing)(bing)且導(dao)(dao)(dao)(dao)電(dian)(dian)支架具有(you)一(yi)(yi)(yi)裸(luo)露(lu)面(mian)；以(yi)及(ji)一(yi)(yi)(yi)封(feng)裝體，包覆導(dao)(dao)(dao)(dao)電(dian)(dian)基(ji)(ji)板(ban)(ban)、第(di)(di)(di)一(yi)(yi)(yi)芯(xin)片(pian)、第(di)(di)(di)二(er)(er)芯(xin)片(pian)、第(di)(di)(di)一(yi)(yi)(yi)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件、多(duo)個(ge)(ge)第(di)(di)(di)二(er)(er)導(dao)(dao)(dao)(dao)電(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)(ge)件及(ji)導(dao)(dao)(dao)(dao)電(dian)(dian)支架；其(qi)(qi)中，散熱面(mian)與(yu)裸(luo)露(lu)面(mian)裸(luo)露(lu)于(yu)(yu)封(feng)裝體之(zhi)外(wai)。

3、可選地，散熱面(mian)與裸露面(mian)切齊(qi)于封裝體的外表面(mian)。

4、可選(xuan)地，每個導電(dian)間隔件具有小于(yu)10的一熱(re)膨(peng)脹(zhang)系數(shu)。

5、可選地，每個(ge)導電間隔件的熱膨(peng)脹(zhang)系數小于第一芯(xin)片(pian)(pian)的熱膨(peng)脹(zhang)系數的兩倍、也小于第二芯(xin)片(pian)(pian)的熱膨(peng)脹(zhang)系數的兩倍。

6、可選地，半導(dao)(dao)體封(feng)裝結構包(bao)含有多(duo)個(ge)導(dao)(dao)電(dian)接(jie)合層，并(bing)且導(dao)(dao)電(dian)基板、第一(yi)芯(xin)片、第二芯(xin)片、多(duo)個(ge)導(dao)(dao)電(dian)間隔件及導(dao)(dao)電(dian)支架之(zhi)中彼(bi)此相連的任(ren)兩個(ge)以一(yi)個(ge)導(dao)(dao)電(dian)接(jie)合層連接(jie)。

7、可選地，半導體(ti)封(feng)裝結構(gou)于(yu)封(feng)裝體(ti)之內未包覆任何焊(han)接結構(gou)。

8、可選地，半導體封裝結(jie)構于(yu)封裝體之(zhi)內未包覆任何打線結(jie)構。

9、可選地，第一芯片(pian)的尺寸(cun)大于第二芯片(pian)的尺寸(cun)，并且第一芯片(pian)為一碳化(hua)硅芯片(pian)或一氮化(hua)鎵芯片(pian)，而第二芯片(pian)為一金(jin)屬氧化(hua)物(wu)半導(dao)體(ti)場效晶體(ti)管(guan)芯片(pian)。

10、可選(xuan)地，導電基板形成有圍繞于散熱(re)面的(de)一半蝕(shi)刻槽(cao)，并且半蝕(shi)刻槽(cao)由封裝體所填滿(man)。

11、可(ke)選(xuan)地(di)，導電支(zhi)架(jia)(jia)(jia)包含有(you)(you)：一(yi)(yi)(yi)(yi)(yi)第(di)(di)一(yi)(yi)(yi)(yi)(yi)支(zhi)架(jia)(jia)(jia)，相(xiang)連于(yu)第(di)(di)一(yi)(yi)(yi)(yi)(yi)導電間(jian)隔件(jian)的(de)(de)(de)末端(duan)，并且第(di)(di)一(yi)(yi)(yi)(yi)(yi)支(zhi)架(jia)(jia)(jia)具(ju)有(you)(you)局(ju)部(bu)裸(luo)(luo)露(lu)面(mian)(mian)，其(qi)定(ding)(ding)義(yi)為一(yi)(yi)(yi)(yi)(yi)第(di)(di)一(yi)(yi)(yi)(yi)(yi)裸(luo)(luo)露(lu)面(mian)(mian)；其(qi)中，第(di)(di)一(yi)(yi)(yi)(yi)(yi)支(zhi)架(jia)(jia)(jia)形成有(you)(you)圍(wei)繞(rao)(rao)于(yu)第(di)(di)一(yi)(yi)(yi)(yi)(yi)裸(luo)(luo)露(lu)面(mian)(mian)的(de)(de)(de)一(yi)(yi)(yi)(yi)(yi)第(di)(di)一(yi)(yi)(yi)(yi)(yi)半(ban)蝕(shi)刻槽，并且第(di)(di)一(yi)(yi)(yi)(yi)(yi)半(ban)蝕(shi)刻槽由封(feng)裝體(ti)所(suo)填滿(man)；及多個第(di)(di)二(er)支(zhi)架(jia)(jia)(jia)，相(xiang)連于(yu)第(di)(di)二(er)導電間(jian)隔件(jian)的(de)(de)(de)末端(duan)，并且每個第(di)(di)二(er)支(zhi)架(jia)(jia)(jia)具(ju)有(you)(you)另(ling)一(yi)(yi)(yi)(yi)(yi)局(ju)部(bu)裸(luo)(luo)露(lu)面(mian)(mian)，其(qi)定(ding)(ding)義(yi)為一(yi)(yi)(yi)(yi)(yi)第(di)(di)二(er)裸(luo)(luo)露(lu)面(mian)(mian)；其(qi)中，每個第(di)(di)二(er)支(zhi)架(jia)(jia)(jia)形成有(you)(you)圍(wei)繞(rao)(rao)于(yu)第(di)(di)二(er)裸(luo)(luo)露(lu)面(mian)(mian)的(de)(de)(de)一(yi)(yi)(yi)(yi)(yi)第(di)(di)二(er)半(ban)蝕(shi)刻槽，并且每個第(di)(di)二(er)半(ban)蝕(shi)刻槽由封(feng)裝體(ti)所(suo)填滿(man)。

12、本申請也公開一(yi)種半導(dao)(dao)(dao)體(ti)封(feng)裝(zhuang)結構(gou)，其(qi)包(bao)括：一(yi)導(dao)(dao)(dao)電(dian)(dian)(dian)基板(ban)(ban)(ban)，具(ju)(ju)有分別(bie)位于相(xiang)反兩側的(de)(de)一(yi)固晶面(mian)與(yu)一(yi)散熱(re)面(mian)；一(yi)芯片(pian)，設置(zhi)(zhi)于導(dao)(dao)(dao)電(dian)(dian)(dian)基板(ban)(ban)(ban)的(de)(de)固晶面(mian)，并(bing)且(qie)芯片(pian)具(ju)(ju)有遠離導(dao)(dao)(dao)電(dian)(dian)(dian)基板(ban)(ban)(ban)的(de)(de)多(duo)(duo)個(ge)(ge)連(lian)結墊；多(duo)(duo)個(ge)(ge)導(dao)(dao)(dao)電(dian)(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)件(jian)，分別(bie)設置(zhi)(zhi)于多(duo)(duo)個(ge)(ge)連(lian)結墊，并(bing)且(qie)多(duo)(duo)個(ge)(ge)導(dao)(dao)(dao)電(dian)(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)件(jian)的(de)(de)末(mo)端遠離多(duo)(duo)個(ge)(ge)導(dao)(dao)(dao)電(dian)(dian)(dian)基板(ban)(ban)(ban)且(qie)呈共平(ping)面(mian)設置(zhi)(zhi)；一(yi)導(dao)(dao)(dao)電(dian)(dian)(dian)支架，通過覆(fu)晶方式連(lian)接至多(duo)(duo)個(ge)(ge)導(dao)(dao)(dao)電(dian)(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)件(jian)的(de)(de)末(mo)端，并(bing)且(qie)導(dao)(dao)(dao)電(dian)(dian)(dian)支架具(ju)(ju)有一(yi)裸(luo)(luo)露面(mian)；以及一(yi)封(feng)裝(zhuang)體(ti)，包(bao)覆(fu)導(dao)(dao)(dao)電(dian)(dian)(dian)基板(ban)(ban)(ban)、芯片(pian)、多(duo)(duo)個(ge)(ge)導(dao)(dao)(dao)電(dian)(dian)(dian)間(jian)(jian)隔(ge)(ge)(ge)件(jian)及導(dao)(dao)(dao)電(dian)(dian)(dian)支架；其(qi)中，散熱(re)面(mian)與(yu)裸(luo)(luo)露面(mian)裸(luo)(luo)露于封(feng)裝(zhuang)體(ti)之外。

13、可(ke)選地(di)，散熱(re)面與裸露面切齊于封裝(zhuang)體的(de)外(wai)表面。

14、可選地，每個導電間隔件具有(you)小于10的(de)一熱膨脹(zhang)系(xi)數，其也小于芯片(pian)的(de)熱膨脹(zhang)系(xi)數的(de)兩倍。

15、可(ke)選(xuan)地(di)，半導(dao)(dao)體封(feng)裝(zhuang)結構包含有(you)多個導(dao)(dao)電(dian)(dian)接(jie)(jie)合(he)層(ceng)，并且(qie)導(dao)(dao)電(dian)(dian)基板、芯(xin)片、多個導(dao)(dao)電(dian)(dian)間隔件及導(dao)(dao)電(dian)(dian)支架(jia)之中彼此相連的(de)任(ren)兩個以(yi)一個導(dao)(dao)電(dian)(dian)接(jie)(jie)合(he)層(ceng)連接(jie)(jie)。

16、可選地，半導(dao)體封(feng)(feng)裝結(jie)構于(yu)封(feng)(feng)裝體之內未包覆任(ren)何打線結(jie)構。

17、本(ben)申請另公開一種半導(dao)(dao)體(ti)封裝結(jie)構，其包括：一導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)基(ji)板(ban)，具有(you)分別位于相反兩側的(de)(de)一固晶面(mian)與一散熱面(mian)；多(duo)(duo)個(ge)(ge)(ge)導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)載體(ti)，鄰近于導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)基(ji)板(ban)；一芯(xin)片，設(she)置于導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)基(ji)板(ban)的(de)(de)固晶面(mian)，并且(qie)芯(xin)片具有(you)遠離導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)基(ji)板(ban)的(de)(de)多(duo)(duo)個(ge)(ge)(ge)連(lian)(lian)(lian)結(jie)墊；多(duo)(duo)個(ge)(ge)(ge)導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)間(jian)(jian)(jian)隔(ge)件，分別設(she)置于至少(shao)一個(ge)(ge)(ge)連(lian)(lian)(lian)結(jie)墊及至少(shao)一個(ge)(ge)(ge)導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)載體(ti)，并且(qie)多(duo)(duo)個(ge)(ge)(ge)導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)間(jian)(jian)(jian)隔(ge)件的(de)(de)末端呈共平面(mian)設(she)置；一導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)支(zhi)架(jia)，通過覆晶方(fang)式連(lian)(lian)(lian)接(jie)至多(duo)(duo)個(ge)(ge)(ge)導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)間(jian)(jian)(jian)隔(ge)件的(de)(de)末端，并且(qie)導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)支(zhi)架(jia)具有(you)一裸(luo)露面(mian)；以及一封裝體(ti)，包覆導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)基(ji)板(ban)、多(duo)(duo)個(ge)(ge)(ge)導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)載體(ti)、芯(xin)片、多(duo)(duo)個(ge)(ge)(ge)導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)間(jian)(jian)(jian)隔(ge)件及導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)支(zhi)架(jia)；其中，散熱面(mian)、裸(luo)露面(mian)、及每個(ge)(ge)(ge)導(dao)(dao)電(dian)(dian)(dian)(dian)(dian)(dian)載體(ti)的(de)(de)局部表面(mian)裸(luo)露于封裝體(ti)之外。

18、可(ke)選地，多(duo)個導電間隔件分別設置于多(duo)個連(lian)結墊(dian)及多(duo)個導電載體(ti)。

19、可選地，半(ban)導(dao)體封裝(zhuang)結構包(bao)含有多(duo)個導(dao)電(dian)接合層，并且導(dao)電(dian)基板、多(duo)個導(dao)電(dian)載體、多(duo)個連結墊、多(duo)個導(dao)電(dian)間隔件(jian)及導(dao)電(dian)支(zhi)架之中彼此相(xiang)連的任(ren)兩個以一(yi)個導(dao)電(dian)接合層連接。

20、可選地，半導體(ti)封(feng)裝(zhuang)結構進(jin)一步包含有埋置(zhi)于封(feng)裝(zhuang)體(ti)之內的一金屬(shu)導線，其(qi)連接一個連結墊(dian)與一個導電載(zai)體(ti)。

21、可選地(di)，多個導(dao)(dao)電載(zai)體(ti)間隔地(di)設置于(yu)導(dao)(dao)電基(ji)板的一側，并且(qie)每個導(dao)(dao)電載(zai)體(ti)的厚度大(da)于(yu)導(dao)(dao)電基(ji)板的厚度。

22、有益效果

23、綜上(shang)所(suo)述，本申(shen)請所(suo)公開的(de)(de)半導體封裝結構(gou)，其通過多(duo)個構(gou)件之間(jian)的(de)(de)搭配(如：多(duo)個所(suo)述導電間(jian)隔件的(de)(de)末端呈共平面設置，以使所(suo)述導電支架能采用覆晶方(fang)式安裝)，以有效地降(jiang)低(di)因多(duo)個構(gou)件之間(jian)的(de)(de)高(gao)低(di)差(cha)所(suo)產(chan)生的(de)(de)影(ying)響，進(jin)而提(ti)升多(duo)個構(gou)件之間(jian)的(de)(de)連接穩定性(xing)。

24、為能更(geng)進一步了(le)解本申請的特(te)征及技術內(nei)容，請參(can)閱以下有(you)關本申請的詳細說(shuo)明與附圖(tu)，但是(shi)此等說(shuo)明與附圖(tu)僅用來(lai)說(shuo)明本申請，而(er)非(fei)對本申請的保(bao)護范(fan)圍作任何(he)的限(xian)制(zhi)。

技術特征：

1.一(yi)種半導體封裝結(jie)構，其特(te)征在于，所述半導體封裝結(jie)構包括(kuo)：

2.根據權利要求1所(suo)述的(de)半導體(ti)(ti)封(feng)裝(zhuang)結構(gou)，其(qi)特征在于，所(suo)述散熱(re)面與所(suo)述裸露面切齊(qi)于所(suo)述封(feng)裝(zhuang)體(ti)(ti)的(de)外表(biao)面。

3.根(gen)據權利要求1所(suo)述的半導體封(feng)裝結(jie)構，其特征在于，每個所(suo)述導電間(jian)隔件具有小于10的一熱膨(peng)脹系(xi)數。

4.根據權(quan)利要求1所(suo)述(shu)的(de)半導(dao)體封裝結構(gou)，其特征在(zai)于，每個所(suo)述(shu)導(dao)電間隔件(jian)的(de)熱膨脹(zhang)系數小(xiao)于所(suo)述(shu)第(di)一芯片(pian)的(de)熱膨脹(zhang)系數的(de)兩倍、也小(xiao)于所(suo)述(shu)第(di)二芯片(pian)的(de)熱膨脹(zhang)系數的(de)兩倍。

5.根據權(quan)利(li)要求1所(suo)述(shu)(shu)的半(ban)導(dao)體(ti)封(feng)裝結構，其特征在于(yu)，所(suo)述(shu)(shu)半(ban)導(dao)體(ti)封(feng)裝結構包(bao)含有多個導(dao)電(dian)(dian)(dian)接合層(ceng)，并且(qie)所(suo)述(shu)(shu)導(dao)電(dian)(dian)(dian)基板、所(suo)述(shu)(shu)第一芯片(pian)、所(suo)述(shu)(shu)第二芯片(pian)、多個所(suo)述(shu)(shu)導(dao)電(dian)(dian)(dian)間隔(ge)件及所(suo)述(shu)(shu)導(dao)電(dian)(dian)(dian)支架(jia)之(zhi)中彼此相連的任兩個以一個所(suo)述(shu)(shu)導(dao)電(dian)(dian)(dian)接合層(ceng)連接。

6.根(gen)據權利要(yao)求5所(suo)(suo)述(shu)的半導(dao)(dao)體(ti)封裝結構，其特征在于(yu)，所(suo)(suo)述(shu)半導(dao)(dao)體(ti)封裝結構于(yu)所(suo)(suo)述(shu)封裝體(ti)之(zhi)內未包(bao)覆任何(he)焊接結構。

7.根據權利要求1所(suo)述(shu)的半(ban)導體(ti)(ti)(ti)封裝(zhuang)結(jie)構(gou)，其特征(zheng)在于，所(suo)述(shu)半(ban)導體(ti)(ti)(ti)封裝(zhuang)結(jie)構(gou)于所(suo)述(shu)封裝(zhuang)體(ti)(ti)(ti)之(zhi)內未包覆任何打(da)線(xian)結(jie)構(gou)。

8.根據權(quan)利要(yao)求1所(suo)述(shu)的(de)半導體(ti)封裝結構(gou)，其特征在(zai)于，所(suo)述(shu)第一(yi)芯片(pian)(pian)的(de)尺(chi)寸(cun)大于所(suo)述(shu)第二芯片(pian)(pian)的(de)尺(chi)寸(cun)，并且(qie)所(suo)述(shu)第一(yi)芯片(pian)(pian)為一(yi)碳化硅芯片(pian)(pian)或(huo)一(yi)氮化鎵芯片(pian)(pian)，而所(suo)述(shu)第二芯片(pian)(pian)為一(yi)金屬氧(yang)化物半導體(ti)場效晶體(ti)管芯片(pian)(pian)。

9.根據權利要求1所述(shu)的半(ban)導體封裝結構，其特(te)征在于，所述(shu)導電(dian)基(ji)板(ban)形成有(you)圍繞于所述(shu)散(san)熱(re)面的一半(ban)蝕(shi)(shi)刻槽，并(bing)且所述(shu)半(ban)蝕(shi)(shi)刻槽由(you)所述(shu)封裝體所填滿。

10.根據權利要求1所(suo)述的半導體封裝結構，其特征在于，所(suo)述導電支架包含有：

11.一(yi)種半導(dao)體封(feng)裝(zhuang)結構(gou)，其特征(zheng)在于，所(suo)(suo)述(shu)半導(dao)體封(feng)裝(zhuang)結構(gou)包括：一(yi)導(dao)電(dian)(dian)基(ji)板，具有(you)分別位于相反兩側(ce)的一(yi)固晶面與一(yi)散熱面；一(yi)芯(xin)片(pian)，設置于所(suo)(suo)述(shu)導(dao)電(dian)(dian)基(ji)板的所(suo)(suo)述(shu)固晶面，并且所(suo)(suo)述(shu)芯(xin)片(pian)具有(you)遠離所(suo)(suo)述(shu)導(dao)電(dian)(dian)基(ji)板的多個(ge)連(lian)結墊；

12.根(gen)據(ju)權(quan)利要求11所(suo)述(shu)的半導(dao)體封裝(zhuang)結(jie)構，其特征在于(yu)，所(suo)述(shu)散(san)熱面與所(suo)述(shu)裸(luo)露面切齊于(yu)所(suo)述(shu)封裝(zhuang)體的外表(biao)面。

13.根(gen)據權利(li)要求11所(suo)述的(de)半導(dao)體封(feng)裝結(jie)構，其特征在于(yu)，每個所(suo)述導(dao)電間隔件具有小于(yu)10的(de)一熱膨(peng)脹系數，其也(ye)小于(yu)所(suo)述芯片的(de)熱膨(peng)脹系數的(de)兩倍。

14.根據權(quan)利(li)要求11所(suo)(suo)(suo)(suo)述(shu)的(de)半導(dao)(dao)體(ti)(ti)封(feng)裝結(jie)構(gou)，其特(te)征在(zai)于(yu)，所(suo)(suo)(suo)(suo)述(shu)半導(dao)(dao)體(ti)(ti)封(feng)裝結(jie)構(gou)包含有多個(ge)(ge)(ge)導(dao)(dao)電接合層，并且(qie)所(suo)(suo)(suo)(suo)述(shu)導(dao)(dao)電基(ji)板(ban)、所(suo)(suo)(suo)(suo)述(shu)芯片、多個(ge)(ge)(ge)所(suo)(suo)(suo)(suo)述(shu)導(dao)(dao)電間隔件及所(suo)(suo)(suo)(suo)述(shu)導(dao)(dao)電支架之中彼此相連的(de)任(ren)兩個(ge)(ge)(ge)以(yi)一個(ge)(ge)(ge)所(suo)(suo)(suo)(suo)述(shu)導(dao)(dao)電接合層連接。

15.根據權利(li)要求(qiu)11所述(shu)的半(ban)導(dao)體封(feng)裝結構(gou)，其特征在(zai)于，所述(shu)半(ban)導(dao)體封(feng)裝結構(gou)于所述(shu)封(feng)裝體之(zhi)內未包覆任何打線結構(gou)。

16.一種半導體封(feng)裝(zhuang)結構，其特征在于(yu)，所述半導體封(feng)裝(zhuang)結構包括：一導電基(ji)板，具有分別位于(yu)相(xiang)反兩側的一固晶(jing)面與一散熱(re)面；

17.根據(ju)權利(li)要求16所述的半(ban)導體(ti)封裝結(jie)構，其特征(zheng)在于，多(duo)個(ge)所述導電間隔件分別設置于多(duo)個(ge)所述連(lian)結(jie)墊及多(duo)個(ge)所述導電載(zai)體(ti)。

18.根據權利要求17所(suo)述(shu)(shu)(shu)的(de)半(ban)導(dao)(dao)(dao)體封裝結構(gou)，其(qi)特征在于，所(suo)述(shu)(shu)(shu)半(ban)導(dao)(dao)(dao)體封裝結構(gou)包含有(you)多(duo)(duo)個導(dao)(dao)(dao)電(dian)接(jie)合層，并且所(suo)述(shu)(shu)(shu)導(dao)(dao)(dao)電(dian)基板、多(duo)(duo)個所(suo)述(shu)(shu)(shu)導(dao)(dao)(dao)電(dian)載(zai)體、多(duo)(duo)個所(suo)述(shu)(shu)(shu)連(lian)(lian)結墊、多(duo)(duo)個所(suo)述(shu)(shu)(shu)導(dao)(dao)(dao)電(dian)間隔件及所(suo)述(shu)(shu)(shu)導(dao)(dao)(dao)電(dian)支架之(zhi)中(zhong)彼此相連(lian)(lian)的(de)任兩個以(yi)一個所(suo)述(shu)(shu)(shu)導(dao)(dao)(dao)電(dian)接(jie)合層連(lian)(lian)接(jie)。

19.根據(ju)權利(li)要求16所(suo)述(shu)的半導體(ti)封裝(zhuang)結(jie)構，其特征(zheng)在于(yu)(yu)，所(suo)述(shu)半導體(ti)封裝(zhuang)結(jie)構進一(yi)(yi)步包含有埋置于(yu)(yu)所(suo)述(shu)封裝(zhuang)體(ti)之(zhi)內的一(yi)(yi)金(jin)屬(shu)導線(xian)，其連接一(yi)(yi)個(ge)所(suo)述(shu)連結(jie)墊(dian)與一(yi)(yi)個(ge)所(suo)述(shu)導電載體(ti)。

20.根據權利要求16所(suo)(suo)述(shu)的半導體(ti)封裝結構，其(qi)特征在于，多個所(suo)(suo)述(shu)導電(dian)載體(ti)間(jian)隔地(di)設置于所(suo)(suo)述(shu)導電(dian)基板的一側，并(bing)且(qie)每個所(suo)(suo)述(shu)導電(dian)載體(ti)的厚(hou)(hou)度大于所(suo)(suo)述(shu)導電(dian)基板的厚(hou)(hou)度。

技術總結
本申請公開一種半導體封裝結構，其包含一導電基板、一芯片、多個導電間隔件、一導電支架及包覆上述構件的一封裝體。所述導電基板具有分別位于相反兩側的一固晶面與一散熱面。所述芯片設置于所述導電基板的所述固晶面，并具有遠離所述導電基板的多個連結墊。多個所述導電間隔件分別設置于多個所述連結墊，并且多個所述導電間隔件的末端遠離多個所述導電基板且呈共平面設置。所述導電支架通過覆晶方式連接至多個所述導電間隔件的所述末端，并且所述導電支架具有一裸露面。所述散熱面與所述裸露面裸露于所述封裝體之外。據此，所述半導體封裝結構通過所述導電支架采用覆晶方式安裝，以有效地降低因多個構件之間的高低差所產生的影響。

技術研發人員：楊頂安
受保護的技術使用者：同欣電子工業股份有限公司
技術研發日：20231106
技術公布日：2024/8/1