一般地，本發明(ming)涉及一種可調電(dian)子(zi)器件芯片及其制造方(fang)法。更具體地，本發明(ming)涉及用于iii-v族化合物半導(dao)體器件的保護電(dian)路的晶片級片上調整。

背景技術：

1、由于低導通(tong)電阻(zu)，小器(qi)(qi)件尺(chi)寸，低功(gong)率(lv)損(sun)耗和快速開(kai)關(guan)轉換，諸如iii-v族化(hua)合(he)物(wu)的(de)寬帶隙材料(liao)已經(jing)廣(guang)泛用(yong)于高功(gong)率(lv)和高頻器(qi)(qi)件。例(li)如，氮化(hua)鎵(gan)高電子(zi)遷(qian)移率(lv)晶(jing)體(ti)管(hemt)已經(jing)廣(guang)泛用(yong)于制造(zao)移動設(she)備的(de)快速充電器(qi)(qi)中(zhong)的(de)主要部件。由于gan?hemt的(de)特殊器(qi)(qi)件結構和工作原(yuan)理，gan?hemt的(de)柵極易(yi)受(shou)諸如靜電放電(esd)的(de)高電壓損(sun)壞(huai)，如圖1所示的(de)端子(zi)保(bao)(bao)(bao)護電路(lu)用(yong)于確(que)保(bao)(bao)(bao)器(qi)(qi)件的(de)可靠性(xing)。由于制造(zao)工藝的(de)限制和晶(jing)片(pian)(pian)尺(chi)寸的(de)增加，難以控制器(qi)(qi)件特性(xing)的(de)晶(jing)片(pian)(pian)間均勻性(xing)，因此無法為(wei)iii-v族化(hua)合(he)物(wu)晶(jing)片(pian)(pian)中(zhong)的(de)所有(you)器(qi)(qi)件提供保(bao)(bao)(bao)護電路(lu)設(she)計。

技術實現思路

1、本發(fa)明的一(yi)個目的是提供一(yi)種(zhong)低成本的方案，以允許(xu)靈活地對用于iii-v族化合物器件的保護電(dian)路進行晶片(pian)級片(pian)上調(diao)整，以便解決在大晶片(pian)尺寸要(yao)求(qiu)下(xia)的制(zhi)造工藝(yi)約束中的上述問題。

2、在一(yi)個(ge)(ge)方面(mian)，本發明提供了一(yi)種可(ke)調(diao)(diao)電(dian)(dian)子(zi)器(qi)件芯片。該可(ke)調(diao)(diao)電(dian)(dian)子(zi)器(qi)件芯片包括：主要部(bu)件；以及可(ke)調(diao)(diao)端(duan)(duan)子(zi)保護電(dian)(dian)路(lu)，其配置成(cheng)保護主要部(bu)件且包括一(yi)個(ge)(ge)或(huo)多個(ge)(ge)微(wei)調(diao)(diao)電(dian)(dian)路(lu)，每(mei)個(ge)(ge)微(wei)調(diao)(diao)電(dian)(dian)路(lu)配置成(cheng)調(diao)(diao)整可(ke)調(diao)(diao)端(duan)(duan)子(zi)保護電(dian)(dian)路(lu)。每(mei)個(ge)(ge)微(wei)調(diao)(diao)電(dian)(dian)路(lu)包括一(yi)個(ge)(ge)或(huo)多個(ge)(ge)熔絲(si)元(yuan)件，用(yong)于激活或(huo)去激活相應的(de)電(dian)(dian)路(lu)元(yuan)件。可(ke)調(diao)(diao)端(duan)(duan)子(zi)保護電(dian)(dian)路(lu)形(xing)成(cheng)在集成(cheng)電(dian)(dian)路(lu)芯片上。集成(cheng)電(dian)(dian)路(lu)芯片包括：襯(chen)底(di)；第(di)一(yi)半導(dao)(dao)體層，其設(she)置在襯(chen)底(di)上；以及第(di)二(er)半導(dao)(dao)體層，其設(she)置在第(di)一(yi)半導(dao)(dao)體層上并且具有比第(di)一(yi)半導(dao)(dao)體層大(da)的(de)帶隙。

3、在(zai)另一(yi)個方面(mian)，本發明提(ti)供(gong)了一(yi)種用(yong)于制造可(ke)調(diao)(diao)電(dian)子器件(jian)芯片的(de)方法，該可(ke)調(diao)(diao)電(dian)子器件(jian)芯片具有主要部(bu)(bu)件(jian)和配置成(cheng)保(bao)(bao)護主要部(bu)(bu)件(jian)的(de)可(ke)調(diao)(diao)端子保(bao)(bao)護電(dian)路。可(ke)調(diao)(diao)端子保(bao)(bao)護電(dian)路包括一(yi)個或多(duo)個微(wei)調(diao)(diao)電(dian)路，每(mei)個微(wei)調(diao)(diao)電(dian)路配置成(cheng)調(diao)(diao)整(zheng)可(ke)調(diao)(diao)端子保(bao)(bao)護電(dian)路。該方法包括：在(zai)襯底上設置第(di)(di)一(yi)半(ban)導(dao)體層；以(yi)及在(zai)第(di)(di)一(yi)半(ban)導(dao)體層上設置第(di)(di)二半(ban)導(dao)體層，第(di)(di)二半(ban)導(dao)體層具有比第(di)(di)一(yi)半(ban)導(dao)體層大(da)的(de)帶(dai)隙。

1.一(yi)種可調電子器件芯片，包括：

2.根(gen)據(ju)權利要求(qiu)1所述(shu)(shu)的可調電(dian)(dian)子(zi)器(qi)件(jian)芯片，其中所述(shu)(shu)一個或多個熔絲元件(jian)通過圖(tu)案化與所述(shu)(shu)第一半(ban)導體層和所述(shu)(shu)第二(er)半(ban)導體層之間的異質結界面(mian)相(xiang)鄰的二(er)維電(dian)(dian)子(zi)氣區域來形成(cheng)。

3.根據權利要(yao)求1所(suo)述(shu)(shu)的(de)可調電子器件芯(xin)片，其(qi)中所(suo)述(shu)(shu)集(ji)成(cheng)電路芯(xin)片還包括通過圖案化設置在(zai)所(suo)述(shu)(shu)第二半導體層(ceng)上的(de)柵極半導體層(ceng)并圖案化設置在(zai)所(suo)述(shu)(shu)柵極半導體層(ceng)上的(de)柵金屬層(ceng)而形成(cheng)的(de)一(yi)個(ge)或多個(ge)柵極結構。

4.根據權利要(yao)求3所(suo)述的可調電子器(qi)件芯(xin)片，其中所(suo)述一個或多個熔絲元(yuan)件通過圖案化(hua)所(suo)述柵金屬層來形成。

5.根據(ju)權利(li)要(yao)求3所(suo)述(shu)(shu)的可調電子(zi)器件芯(xin)片(pian)，其(qi)中，所(suo)述(shu)(shu)集(ji)成電路芯(xin)片(pian)還(huan)包(bao)括：

6.根據權利要求5所(suo)述的可(ke)調(diao)電子器件芯片(pian)，其中所(suo)述一個(ge)或多個(ge)熔絲元件通過圖案化所(suo)述s/d電極層(ceng)來形成。

7.根據權利要求5所述(shu)(shu)(shu)的(de)可調電子器件芯(xin)片，其中，所述(shu)(shu)(shu)集成電路芯(xin)片還(huan)包括設置(zhi)在(zai)所述(shu)(shu)(shu)s/d電極層(ceng)(ceng)上的(de)一個(ge)或多個(ge)導(dao)電層(ceng)(ceng)，以及一個(ge)或多個(ge)隔離層(ceng)(ceng)，其中每個(ge)所述(shu)(shu)(shu)隔離層(ceng)(ceng)設置(zhi)在(zai)所述(shu)(shu)(shu)s/d電極層(ceng)(ceng)和所述(shu)(shu)(shu)導(dao)電層(ceng)(ceng)中的(de)任(ren)意兩個(ge)之(zhi)間。

8.根據(ju)權利要求7所述(shu)的可調電子器件芯片，其中所述(shu)一個(ge)或多個(ge)熔絲元件通過圖案化所述(shu)導電層(ceng)中的任意一個(ge)來(lai)形成。

9.根據權利要求(qiu)8所述的可調電子(zi)器件芯(xin)片，其中

10.根據權利(li)要求9所述(shu)的可調電(dian)子器件(jian)芯片，其中所述(shu)一個或多個熔絲元(yuan)件(jian)通過圖案化所述(shu)第一導電(dian)層來形成。

11.根據(ju)權利要求9所(suo)述的(de)可調電子器(qi)件芯片，其(qi)中(zhong)

12.根(gen)據(ju)權(quan)利要求11所(suo)述的可調電(dian)子器件(jian)芯片，其(qi)中所(suo)述一個(ge)或多個(ge)熔絲(si)元件(jian)通過圖(tu)案化(hua)所(suo)述第二導電(dian)層來形成。

13.根據權利要求11所述(shu)的可調電子器件芯片，其中

14.根(gen)據權利要求13所述(shu)的可調電子器件芯(xin)片，其中所述(shu)一個或多(duo)個熔絲元件通過圖(tu)案化(hua)所述(shu)第(di)三導電層來形成。

15.根據權利要求(qiu)8所(suo)述的(de)可調電子器件(jian)芯(xin)片，其(qi)中，所(suo)述集成電路芯(xin)片還包括保護層，其(qi)設置在所(suo)述一個(ge)或多(duo)個(ge)導電層上且具有一個(ge)或多(duo)個(ge)開(kai)口以暴(bao)露一個(ge)或多(duo)個(ge)導電焊(han)盤。

16.一(yi)種用(yong)于制造可調(diao)電子(zi)器(qi)件(jian)芯(xin)片(pian)的(de)方(fang)法(fa)，所(suo)述(shu)(shu)(shu)可調(diao)電子(zi)器(qi)件(jian)芯(xin)片(pian)包括主要部件(jian)和(he)配置成保護(hu)(hu)所(suo)述(shu)(shu)(shu)主要部件(jian)的(de)可調(diao)端子(zi)保護(hu)(hu)電路，所(suo)述(shu)(shu)(shu)可調(diao)端子(zi)保護(hu)(hu)電路包括一(yi)個(ge)或多個(ge)微調(diao)電路，每個(ge)所(suo)述(shu)(shu)(shu)微調(diao)電路配置成調(diao)整所(suo)述(shu)(shu)(shu)可調(diao)端子(zi)保護(hu)(hu)電路，所(suo)述(shu)(shu)(shu)方(fang)法(fa)包括：

17.根據權(quan)利要(yao)求(qiu)16所述的(de)方法，還包括圖案化(hua)與所述第一半導體層和所述第二(er)半導體層之間的(de)異(yi)質結(jie)界面相鄰的(de)二(er)維電(dian)子(zi)氣區域，以形成(cheng)一個或(huo)多(duo)個熔絲元件(jian)。

18.根據權利要求16所(suo)(suo)述的(de)方法(fa)，還包括在(zai)所(suo)(suo)述第(di)二半(ban)導(dao)體(ti)層上(shang)設(she)(she)置(zhi)柵(zha)極(ji)半(ban)導(dao)體(ti)層，在(zai)所(suo)(suo)述柵(zha)極(ji)半(ban)導(dao)體(ti)層上(shang)設(she)(she)置(zhi)柵(zha)金屬(shu)層，以(yi)及圖案化所(suo)(suo)述柵(zha)極(ji)半(ban)導(dao)體(ti)層和所(suo)(suo)述柵(zha)金屬(shu)層以(yi)形成一個(ge)或多個(ge)柵(zha)極(ji)結構。

19.根據(ju)權(quan)利要(yao)求(qiu)18所述(shu)的方法，還包括圖案化(hua)所述(shu)柵金屬層以形成(cheng)所述(shu)一個或多(duo)個熔絲元件。

20.根據權利要求18所述的方法，還包括：

21.根據權利(li)要求(qiu)20所(suo)述的方法，還包(bao)括圖案(an)化所(suo)述s/d電極層(ceng)以形成(cheng)所(suo)述一個(ge)或多個(ge)熔絲(si)元(yuan)件。

22.根(gen)據權利要求20所述的方法，還包括：

23.根據權利要求22所(suo)述的方法，還包括圖(tu)案化所(suo)述第(di)一(yi)導(dao)電層以(yi)形(xing)成所(suo)述一(yi)個(ge)或多(duo)個(ge)熔絲元件(jian)。

24.根據(ju)權利(li)要求(qiu)22所述的方法，還包括：

25.根據(ju)權利要求24所述的方法，還包括圖案化所述第(di)二導電層以形成所述一(yi)個(ge)或多(duo)個(ge)熔絲元(yuan)件。

26.根據權利要求24所述的方法(fa)，還包(bao)括：

27.根據(ju)權利(li)要求(qiu)26所(suo)述的(de)方(fang)法，還包括圖案化所(suo)述第(di)三導電(dian)層(ceng)以形成所(suo)述一(yi)個或多(duo)個熔絲元件。

28.根據(ju)權利要求26所述的(de)方法，還包括(kuo)：