半導體封裝結構及其制作方法
【專利摘要】一種半導體封裝結構及其制作方法，半導體封裝結構包括：一芯片單元、一封裝單元及一電極單元。芯片單元包括至少一半導體芯片，具有一頂面、一底面及一連接于頂面與底面之間的圍繞側面，且半導體芯片的底面上具有一第一導電焊墊及一第二導電焊墊。封裝單元包括一覆蓋半導體芯片的頂面與圍繞側面的封裝體。封裝體的兩個相反側端上分別具有一第一側端部及一第二側端部。電極單元包括一包覆封裝體的第一側端部的第一電極結構及一包覆封裝體的第二側端部的第二電極結構。第一電極結構與第二電極結構彼此分離一預定距離，且第一電極結構與第二電極結構分別電性接觸第一導電焊墊與第二導電焊墊。
【專利說明】半導體封裝結構及其制作方法
【技術領域】
[0001]本發明涉及一種封裝結構及其制作方法，尤指一種半導體封裝結構及其制作方法。
【背景技術】
[0002]在現有技術中，對于設計與制造雙向阻礙式瞬態電壓抑制器上一直面臨一個技術瓶頸，這個技術瓶頸就是雙向阻礙式瞬態電壓抑制器的基極是連接至一漂移電位端。具體而言，雙向阻礙式TVS為利用具有相同射極-基極與集極-基極崩潰電壓的對稱NPN/PNP架構所構成。然而，這樣的構成方式經常會導致漂移基極，進而使得經過時間的電壓變化(如dv/dt)更為困難。這經過時間的電壓變化更導致漏電流關系，其主要起因于當基極是漂移的，電壓dv/dt的改變將引起相等的電容，以產生充與放電流，進而造成漏電流的增加。
[0003]關于瞬態電壓抑制器(Transient Voltage Suppressor, TVS), 一般應用于保護集成電路，以避免集成電路會因為負擔過大的電壓而造成的損傷。集成電路一般設計在一正常電壓范圍下運作。然而，在例如靜電放電(ESD)的狀況下，電快速地瞬變并閃電，此時無法預期與無法控制的高電壓可能意外地擊穿電路。在類似集成電路發生負載過大電壓的這類損傷狀況時，就需要使用TVS來提供保護功能。當集成電路中實施的元件數量增加時，將使得集成電路在遇到過大電壓損傷時更容易造成損傷，此時對TVS防護的需求也更增加。TVS的應用范例如USB電源與數據線防護、數字影訊界面、高速以太網絡、筆記型電腦、顯示器與平面顯示器等等。
[0004]然而，以TVS為例，傳統的芯片封裝方式需要經由一承載基板來承載功能芯片，并且需要經由打線來達成功能芯片與承載基板之間的電性連接，因此造成傳統封裝體積過大、制作成本增加、電流傳送速度降低、及運用在高頻時容易受到干擾而導致電性效能不佳等問題。

【發明內容】

[0005]本發明實施例在于提供一種半導體封裝結構及其制作方法，其可有效解決“傳統的芯片封裝方式需要經由一承載基板來承載功能芯片，并且需要經由打線來達成功能芯片與承載基板之間的電性連接”的缺陷。
[0006]本發明其中一實施例所提供的一種半導體封裝結構，其包括:一芯片單兀(也可稱為“晶片單元”)、一封裝單元及一電極單元。所述芯片單元包括至少一半導體芯片，其中至少一所述半導體芯片具有一頂面、一背對于所述頂面的底面、及一連接于所述頂面與所述底面之間的圍繞側面，且至少一所述半導體芯片的所述底面上具有一第一導電焊墊及一第二導電焊墊。所述封裝單元包括一覆蓋至少一所述半導體芯片的所述頂面與所述圍繞側面的封裝體，其中所述封裝體的兩個相反側端上分別具有一第一側端部及一第二側端部。所述電極單元包括一包覆所述封裝體的所述第一側端部的第一電極結構及一包覆所述封裝體的所述第二側端部的第二電極結構，其中所述第一電極結構與所述第二電極結構彼此分離一預定距離，且所述第一電極結構與所述第二電極結構分別電性接觸所述第一導電焊墊與所述第二導電焊墊。
[0007]本發明另外一實施例所提供的一種半導體封裝結構的制作方法，其包括下列步驟:首先，切割一晶圓，以形成多個彼此分開的半導體芯片，其中每一個所述半導體芯片具有一頂面、一背對于所述頂面的底面、及一連接于所述頂面與所述底面之間的圍繞側面，且每一個所述半導體芯片的所述底面上具有一第一導電焊墊及一第二導電焊墊；接著，將每一個所述半導體芯片倒置且定位在一容置空間內，以使得所述第一導電焊墊與所述第二導電焊墊均被相對應的所述半導體芯片所遮蓋；然后，填充封裝材料于所述容置空間內，以覆蓋多個所述半導體芯片；接下來，切割所述封裝材料，以形成多個封裝體，其中每一個所述封裝體覆蓋每一個相對應的所述半導體芯片的所述頂面與所述圍繞側面，且每一個所述封裝體的兩個相反側端上分別具有一第一側端部及一第二側端部；最后，形成多個第一電極結構及多個第二電極結構，其中每一個所述第一電極結構包覆相對應的所述封裝體的所述第一側端部且電性連接相對應的所述半導體芯片的所述第一導電焊墊，且每一個所述第二電極結構包覆相對應的所述封裝體的所述第二側端部且電性連接相對應的所述半導體芯片的所述第二導電焊墊。
[0008]本發明的有益效果可以在于，本發明實施例所提供的半導體封裝結構及其制作方法，其可通過“一覆蓋至少一所述半導體芯片的所述頂面與所述圍繞側面的封裝體”與“填充封裝材料于所述容置空間內，以覆蓋多個所述半導體芯片”的設計，以使得本發明的半導體封裝結構及其制作方法可有效解決“傳統的芯片封裝方式需要經由一承載基板來承載功能芯片，并且需要經由打線來達成功能芯片與承載基板之間的電性連接”的缺陷。
[0009]為使能更進一步了解本發明的特征及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明用，并非用來對本發明加以限制者。
【專利附圖】

【附圖說明】
[0010]圖1為本發明半導體封裝結構的制作方法的流程圖。
[0011]圖2A為本發明半導體封裝結構的制作方法的步驟SlOO的制作示意圖。
[0012]圖2B為本發明半導體封裝結構的制作方法的步驟S102的制作示意圖。
[0013]圖2C為本發明半導體封裝結構的制作方法的步驟S104的制作示意圖。
[0014]圖2D為本發明半導體封裝結構的制作方法的步驟S106的制作示意圖。
[0015]圖2E為本發明半導體封裝結構的制作方法的步驟S108的制作示意圖。
[0016]圖2F為本發明半導體封裝結構的制作方法的步驟SllO的制作示意圖。
[0017]圖2G為本發明半導體封裝結構的制作方法的步驟S112的制作示意圖。
[0018]圖2H為本發明半導體封裝結構的制作方法的步驟S114的制作示意圖。
[0019]圖21為本發明半導體封裝結構的制作方法的步驟S116的制作示意圖。
[0020]圖3A為本發明半導體封裝結構的制作方法中提供半導體芯片的側視示意圖。
[0021]圖3B為本發明半導體封裝結構的制作方法中形成封裝體的側視示意圖。
[0022]圖3C為本發明半導體封裝結構的制作方法中形成第一內導電層與第二內導電層的側視不意圖。
[0023]圖3D為本發明半導體封裝結構的制作方法中形成第一中導電層與第二中導電層的側視不意圖。
[0024] 圖3E為本發明半導體封裝結構的制作方法中形成第一外導電層與第二外導電層以完成半導體封裝結構的制作過程的側視示意圖。
[0025]圖4為本發明半導體封裝結構設置于基板本體上的側視剖面示意圖。
[0026]圖5A為本發明封裝體包覆半導體芯片的側視示意圖。
[0027]圖5B為本發明經由電鍍的方式來形成多個導電材料的側視示意圖。
[0028]圖5C為本發明形成多個絕緣材料的側視示意圖。
[0029]圖為本發明經由蝕刻的方式移除每一個導電材料中沒有被相對應的絕緣材料所包覆的一部分的側視示意圖。
[0030]圖5E為本發明移除多個絕緣材料的側視示意圖。
[0031]圖5F為本發明分別形成多個第一中導電層及多個第二中導電層的側視示意圖。
[0032]圖5G為本發明分別形成多個第一外導電層及多個第二外導電層的側視示意圖。
[0033]【主要元件符號說明】
[0034]半導體封裝結構Z
[0035]芯片單元I
[0036]半導體芯片10
[0037]第一導電焊墊 IOA
[0038]第二導電焊墊 IOB
[0039]頂面100
[0040]底面101
[0041]圍繞側面102
[0042]倒圓角103
[0043]封裝單元2
[0044]封裝材料20’
[0045]切割軌跡200’
[0046]封裝體20
[0047]第一側端部20A
[0048]第二側端部20B
[0049]上表面200
[0050]圍繞表面201
[0051]下表面202
[0052]電極單元3
[0053]導電材料300’
[0054]絕緣材料301’
[0055]第一電極結構 31
[0056]第一內導電層 310
[0057]第一中導電層 311
[0058]第一外導電層 312
[0059]第一底端3120[0060]第二電極結構32
[0061]第二內導電層320
[0062]第二中導電層321
[0063]第二外導電層322
[0064]第二底端3220
[0065]基板單元4
[0066]基板本體40
[0067]焊錫S
[0068]晶圓W
[0069]黏著基板H
[0070]圍繞形擋墻D
[0071]容置空間R
【具體實施方式】
[0072]請參閱圖1、圖2A至圖21、及圖3所示，本發明提供一種半導體封裝結構Z的制作方法，其包括下列步驟:
[0073]首先，配合圖1與圖2A所示，提供一晶圓W，其包括多個的半導體芯片10 (S100),其中多個半導體芯片10尚未從晶圓W上切割下來，且每一個半導體芯片10可為一預先以半導體制作程序所制作完成的二極管芯片或任何功能性芯片，例如瞬態電壓抑制器(Transient Voltage Suppressor, TVS)。
[0074]接著,配合圖1與圖2B所示,經由網板印刷(screen printing),以在每一個半導體芯片10上形成一第一導電焊墊IOA與一第二導電焊墊10B(S102)。然而，本發明不局限只能夠使用網板印刷的方式來形成第一導電焊墊IOA與一第二導電焊墊10B，舉凡任何可用來形成第一導電焊墊IOA與一第二導電焊墊IOB的制作方式，皆可應用于本發明。
[0075]然后，配合圖1、圖2B、圖2C及圖3A所示，切割晶圓W(沿著預先定義在圖2B的晶圓W上的虛擬切割線)，以形成多個彼此分開的半導體芯片10(S104)，其中如圖2C所示，每一個半導體芯片10具有一頂面100、一背對于頂面100的底面101、及一連接于頂面100與底面101之間的圍繞側面102，且每一個半導體芯片10的底面101上具有一第一導電焊墊10A及一第二導電焊墊10B。
[0076]接下來，配合圖1、圖2C及圖2D所示，將每一個半導體芯片10倒置且定位在一容置空間R內，以使得第一導電焊墊IOA與第二導電焊墊IOB皆被相對應的半導體芯片10所遮蓋(S106)。換言之，在步驟S106中，可先將半導體芯片10從所述已切割完成的晶圓W上取出(如圖2C所示)，然后將半導體芯片10上下顛倒且黏貼在一黏著基板H上，其中多個半導體芯片10彼此分離一預定距離。舉例來說，在黏著基板H上可設置一圍繞形擋墻D，而容置空間R所含蓋的空間大小則可由黏著基板H與圍繞形擋墻D的配合來定義出。
[0077]緊接著，配合圖1、圖2D、圖2E及圖3B所示，填充封裝材料20’于容置空間R內，以覆蓋多個半導體芯片10 (SlOS)0舉例來說，封裝材料20’可為任何不可透光的封裝膠材，例如環氧樹脂或硅膠等。
[0078]然后，配合圖1與圖2F所示，形成多個切割軌跡200’于封裝材料20’的上表面(SllO)o
[0079]接著，配合圖1、圖2F及圖2G所示，沿著多個切割軌跡200’來切割封裝材料20’，以形成多個封裝體20，其中每一個封裝體20覆蓋每一個相對應的半導體芯片10的頂面100與圍繞側面102 (S112)。
[0080]緊接著，配合圖1、圖2G及圖2H所示，將每一個封裝體20進行倒圓角處理，且每一個封裝體20的兩個相反側端上分別具有一第一側端部20A及一第二側端部20B (SlH)0更進一步來說，當封裝體20的外緣處進行倒圓角處理后，封裝體20的外緣處會形成多個倒圓角103，此倒圓角103將有助于后續電極結構形成后的附著能力。
[0081]接下來，配合圖1、圖2H及圖21所示，形成多個第一電極結構31及多個第二電極結構32，其中每一個第一電極結構31可因著倒圓角103的形成而更穩固地包覆相對應的封裝體20的第一側端部20A且電性連接相對應的半導體芯片10的第一導電焊墊10A，且每一個第二電極結構32可因著倒圓角103的形成而更穩固地包覆相對應的封裝體20的第二側端部20B且電性連接相對應的半導體芯片10的第二導電焊墊IOB (SI 16)。
[0082]更進一步來說,配合圖21、及圖3C至圖3E所示,上述步驟S114可更進一步包括:首先，如圖3C所示，分別形成多個第一內導電層310及多個第二內導電層320(例如以沾銀的方式來形成)，其中每一個第一內導電層310包覆相對應的封裝體20的第一側端部20A且電性接觸相對應的半導體芯片10的第一導電焊墊10A，且每一個第二內導電層320包覆相對應的封裝體20的第二側端部20B且電性接觸相對應的半導體芯片10的第二導電焊墊IOB ;接著，如圖3D所示，分別形成多個第一中導電層311及多個第二中導電層321(例如以電鍍鎳的方式來形成)，其中每一個第一中導電層311包覆相對應的第一內導電層310，且每一個第二中導電層321包覆相對應的第二內導電層320;最后，如圖3E所示，分別形成多個第一外導電層312及多個第二外導電層322 (例如以電鍍錫的方式來形成)，其中每一個第一外導電層312包覆相對應的第一中導電層311，且每一個第二外導電層322包覆相對應的第二中導電層321。
[0083]因此，經由上述步驟SlOO至步驟S116的制作方式，配合圖21與圖3所示，本發明可提供一種半導體封裝結構Z，其包括:一芯片單元1、一封裝單元2及一電極單元3。
[0084]首先，芯片單元I包括至少一半導體芯片10，其中半導體芯片10具有一頂面100、一背對于頂面100的底面101、及一連接于頂面100與底面101之間的圍繞側面102，且半導體芯片10的底面101上具有一第一導電焊墊IOA及一第二導電焊墊10B。再者，封裝單元2包括一覆蓋半導體芯片10的頂面100與圍繞側面102的封裝體20，其中封裝體20的兩個相反側端上分別具有一第一側端部20A及一第二側端部20B。舉例來說，半導體芯片10的底面101可從封裝體20裸露出來，且封裝體20的外緣處具有多個倒圓角103。再者，封裝體20具有一對應于半導體芯片10的頂面100的上表面200、一從上表面200向下延伸且對應于半導體芯片10的圍繞側面102的圍繞表面201、及一從圍繞表面201向內延伸且僅使半導體芯片10的第一導電焊墊IOA與第二導電焊墊IOB裸露的下表面202。
[0085]此外，電極單元3包括一包覆封裝體20的第一側端部20A的第一電極結構31及一包覆封裝體20的第二側端部20B的第二電極結構32，其中第一電極結構31與第二電極結構32彼此分離一預定距離，且第一電極結構31與第二電極結構32分別電性接觸第一導電焊墊IOA與第二導電焊墊IOB。舉例來說，第一電極結構31包覆封裝體20的上表面200的其中一部分、封裝體20的圍繞表面201的其中一部分、封裝體20的下表面的其中一部分、及半導體芯片10的底面101的其中一部分，且第二電極結構32包覆封裝體20的上表面200的另外一部分、封裝體20的圍繞表面201的另外一部分、封裝體20的下表面202的另外一部分、及半導體芯片10的底面101的另外一部分。再者，第一電極結構31包括一包覆封裝體20的第一側端部20A且電性接觸半導體芯片10的第一導電焊墊IOA的第一內導電層310、一用于包覆第一內導電層310的第一中導電層311、及一用于包覆第一中導電層311的第一外導電層312，且第二電極結構32包括一包覆封裝體20的第二側端部20B且電性接觸半導體芯片10的第二導電焊墊IOB的第二內導電層320、一用于包覆第二內導電層320的第二中導電層321、及一用于包覆第二中導電層321的第二外導電層322。
[0086]更進一步來說，如圖4所示，本發明半導體封裝結構Z可更進一步包括:一基板單元4，其包括一基板本體40，其中第一電極結構31的第一底端3120與第二電極結構32的第二底端3220皆電性接觸基板本體40，且第一電極結構31與第二電極結構32分別經由兩個焊錫S以電性連接于基板本體40且定位在基板本體40上。
[0087]請參閱圖5A至圖5G所示，本發明可提供另外一種執行上述步驟S116的方法，如下所述:
[0088]首先，配合圖5A與圖5B所示，經由電鍍的方式來形成多個導電材料300’，其中每一個導電材料300’完全包覆相對應的封裝體20與相對應的半導體芯片10。
[0089]接著，配合圖5B與圖5C所示，形成多個絕緣材料301’(例如具有抗酸蝕功能的高分子材料)，其中每兩個絕緣材料301’分別包覆相對應的導電材料300’的兩個相反末端部。
[0090]然后，配合圖5C與圖所示，經由蝕刻的方式移除每一個導電材料300’中沒有被相對應的絕緣材料301’所包覆的一部分，以形成多個第一內導電層310及多個第二內導電層320，其中每一個第一內導電層310包覆相對應的封裝體20的第一側端部20A且電性接觸相對應的半導體芯片10的第一導電焊墊10A，且每一個第二內導電層320包覆相對應的封裝體20的第二側端部20B且電性接觸相對應的半導體芯片10的第二導電焊墊10B。
[0091]接下來，配合圖與圖5E所示，移除多個絕緣材料301’，以裸露多個第一內導電層310及多個第二內導電層320。
[0092]緊接著，配合圖5E與圖5F所示，分別形成多個第一中導電層311及多個第二中導電層321，其中每一個第一中導電層311包覆相對應的第一內導電層310，且每一個第二中導電層321包覆相對應的第二內導電層320。
[0093]最后，配合圖5F與圖5G所示，分別形成多個第一外導電層312及多個第二外導電層322，其中每一個第一外導電層312包覆相對應的第一中導電層311，且每一個第二外導電層322包覆相對應的第二中導電層321。
[0094]〔實施例的可能效果〕
[0095]本發明的有益效果可以在于，本發明實施例所提供的半導體封裝結構Z及其制作方法，其可通過“一覆蓋半導體芯片10的頂面100與圍繞側面102的封裝體20”與“填充封裝材料20’于容置空間R內，以覆蓋多個半導體芯片10”的設計，以使得本發明的半導體封裝結構Z及其制作方法可有效解決“傳統的芯片封裝方式需要經由一承載基板來承載功能芯片，并且需要經由打線來達成功能芯片與承載基板之間的電性連接”的缺陷。
[0096]以上所述僅為本發明的優選可行實施例，非因此局限本發明的專利范圍，故舉凡運用本發明說明書及圖式內容所為的等效技術變化，均包含于本發明的范圍內。
【權利要求】
1.一種半導體封裝結構，其特征在于，包括: 一芯片單元，所述芯片單元包括至少一半導體芯片，其中至少一所述半導體芯片具有一頂面、一背對于所述頂面的底面、及一連接于所述頂面與所述底面之間的圍繞側面，且至少一所述半導體芯片的所述底面上具有一第一導電焊墊及一第二導電焊墊； 一封裝單元，所述封裝單元包括一覆蓋至少一所述半導體芯片的所述頂面與所述圍繞側面的封裝體，其中所述封裝體的兩個相反的側端上分別具有一第一側端部及一第二側端部；以及 一電極單元，所述電極單元包括一包覆所述封裝體的所述第一側端部的第一電極結構及一包覆所述封裝體的所述第二側端部的第二電極結構，其中所述第一電極結構與所述第二電極結構彼此分離一預定距離，且所述第一電極結構與所述第二電極結構分別電性接觸所述第一導電焊墊與所述第二導電焊墊。
2.根據權利要求1所述的半導體封裝結構，其特征在于，至少一所述半導體芯片的所述底面從所述封裝體裸露出來，且所述封裝體的外緣處具有多個倒圓角。
3.根據權利要求1所述的半導體封裝結構，其特征在于，所述封裝體具有一與至少一所述半導體芯片的所述頂面相對應的上表面、一從所述上表面向下延伸且與至少一所述半導體芯片的所述圍繞側面相對應的圍繞表面及一從所述圍繞表面向內延伸且僅使至少一所述半導體芯片的所述第一導 電焊墊與所述第二導電焊墊外露的下表面，所述第一電極結構包覆所述封裝體的所述上表面的其中一部分、所述封裝體的所述圍繞表面的其中一部分、所述封裝體的所述下表面的其中一部分、及至少一所述半導體芯片的所述底面的其中一部分，且所述第二電極結構包覆所述封裝體的所述上表面的另外一部分、所述封裝體的所述圍繞表面的另外一部分、所述封裝體的所述下表面的另外一部分、及至少一所述半導體芯片的所述底面的另外一部分。
4.根據權利要求1所述的半導體封裝結構，其特征在于，所述第一電極結構包括一包覆所述封裝體的所述第一側端部且電性接觸至少一所述半導體芯片的所述第一導電焊墊的第一內導電層、一用于包覆所述第一內導電層的第一中導電層、及一用于包覆所述第一中導電層的第一外導電層，且所述第二電極結構包括一包覆所述封裝體的所述第二側端部且電性接觸至少一所述半導體芯片的所述第二導電焊墊的第二內導電層、一用于包覆所述第二內導電層的第二中導電層、及一用于包覆所述第二中導電層的第二外導電層。
5.根據權利要求1所述的半導體封裝結構，其特征在于，還進一步包括:一基板單元，所述基板單元包括一基板本體，其中所述第一電極結構的底端與所述第二電極結構的底端均與所述基板本體電性接觸，且所述第一電極結構與所述第二電極結構分別經由兩個焊錫以與所述基板本體電性連接。
6.一種半導體封裝結構的制作方法，其特征在于，包括下列步驟: 對一晶圓進行切割處理，以形成多個彼此分開的半導體芯片，其中每一個所述半導體芯片具有一頂面、一背對于所述頂面的底面、及一連接于所述頂面與所述底面之間的圍繞側面，且每一個所述半導體芯片的所述底面上具有一第一導電焊墊及一第二導電焊墊； 將每一個所述半導體芯片倒置且定位在一容置空間內，以使得所述第一導電焊墊與所述第二導電焊墊均被相對應的所述半導體芯片所遮蓋； 將封裝材料填充于所述容置空間內，以覆蓋多個所述半導體芯片；對所述封裝材料進行切割處理，以形成多個封裝體，其中每一個所述封裝體覆蓋每一個相對應的所述半導體芯片的所述頂面與所述圍繞側面，且每一個所述封裝體的兩個相反的側端上分別具有一第一側端部及一第二側端部；以及 形成多個第一電極結構及多個第二電極結構，其中每一個所述第一電極結構包覆相對應的所述封裝體的所述第一側端部且電性連接相對應的所述半導體芯片的所述第一導電焊墊，且每一個所述第二電極結構包覆相對應的所述封裝體的所述第二側端部且電性連接相對應的所述半導體芯片的所述第二導電焊墊。
7.根據權利要求6所述的半導體封裝結構的制作方法，其特征在于，所述對所述晶圓進行切割處理的步驟前，還進一步包括:經由網板印刷，以形成所述第一導電焊墊與所述第二導電焊墊于相對應的所述半導體芯片的所述底面上。
8.根據權利要求6所述的半導體封裝結構的制作方法，其特征在于，所述將每一個所述半導體芯片倒置且定位在所述容置空間內的步驟中，還進一步包括:先將所述半導體芯片從所述晶圓上取出，然后將所述半導體芯片上下顛倒且黏貼在一設置于所述容置空間內的黏著基板上，其中多個所述半導體芯片彼此分離一預定距離。
9.根據權利要求6所述的半導體封裝結構的制作方法，其特征在于，所述對所述封裝材料進行切割處理的步驟中，還進一步包括:先形成多個切割軌跡于所述封裝材料的上表面，然后沿著所述多個切割軌跡來切割封裝材料。
10.根據權利要求6所述的半導體封裝結構的制作方法，其特征在于，所述形成多個所述第一電極結構及多個所述第二電極結構的步驟前，還進一步包括:對每一個所述封裝體進行倒圓角處理。
11.根據權利要求6所述的半導體封裝結構的制作方法，其特征在于，所述形成多個所述第一電極結構及多個所述第二電極結構的步驟中，還進一步包括: 分別形成多個第一內導電層及多個第二內導電層，其中每一個所述第一內導電層包覆相對應的所述封裝體的所述第一側端部且電性接觸相對應的所述半導體芯片的所述第一導電焊墊，且每一個所述第二內導電層包覆相對應的所述封裝體的所述第二側端部且電性接觸相對應的所述半導體芯片的所述第二導電焊墊； 分別形成多個第一中導電層及多個第二中導電層，其中每一個所述第一中導電層包覆相對應的所述第一內導電層，且每一個所述第二中導電層包覆相對應的所述第二內導電層；以及 分別形成多個第一外導電層及多個第二外導電層，其中每一個所述第一外導電層包覆相對應的所述第一中導電層，且每一個所述第二外導電層包覆相對應的所述第二中導電層。
12.根據權利要求6所述的半導體封裝結構的制作方法，其特征在于，所述形成多個所述第一電極結構及多個所述第二電極結構的步驟中，還進一步包括: 形成多個導電材料，其中每一個所述導電材料完全包覆相對應的所述封裝體與相對應的所述半導體芯片； 形成多個絕緣材料，其中每兩個所述絕緣材料分別包覆相對應的所述導電材料的兩個相反的末端部； 移除每一個所述導電材料中沒有被相對應的絕緣材料所包覆的一部分，以形成多個第一內導電層及多個第二內導電層，其中每一個所述第一內導電層包覆相對應的所述封裝體的所述第一側端部且電性接觸相對應的所述半導體芯片的所述第一導電焊墊，且每一個所述第二內導電層包覆相對應的所述封裝體的所述第二側端部且電性接觸相對應的所述半導體芯片的所述第二導電焊墊； 移除多個所述絕緣材料，以裸露多個所述第一內導電層及多個所述第二內導電層；分別形成多個第一中導電層及多個第二中導電層，其中每一個所述第一中導電層包覆相對應的所述第一內導電層，且每一個所述第二中導電層包覆相對應的所述第二內導電層；以及分別形成多個第一外導電層及多個第二外導電層，其中每一個所述第一外導電層包覆相對應的所述第一中導電層，且每一個所述第二外導電層包覆相對應的所述第二中導電層。
【文檔編號】H01L23/31GK103915394SQ201210593014
【公開日】2014年7月9日 申請日期:2012年12月31日 優先權日:2012年12月31日
【發明者】徐竹君, 徐偉倫, 柯泓升, 楊堯名, 張育嘉 申請人:佳邦科技股份有限公司