半導體裝置的制造方法
【專利說明】半導體裝置的制造方法
[0001][相關申請案]
[0002]本申請案享受將日本專利申請案號(申請日:2013年12月13日)作為基礎申請案的優先權。本申請案是通過參照該基礎申請案而包含基礎申請案的全部內容。
技術領域
[0003]本發明的實施方式涉及一種半導體裝置的制造方法。
【背景技術】
[0004]對于用于通信設備等的半導體裝置，為了抑制EMI (Electro MagneticInterference,電磁干擾)等電磁波干擾，而使用利用導電性屏蔽層覆蓋封裝體表面的構造。作為具有屏蔽功能的半導體裝置，已知有如下構造，即:在具有將搭載在配線基板上的半導體芯片密封的密封樹脂層的半導體封裝體中，沿著密封樹脂層的上表面及側面設置著導電性屏蔽層。作為導電性屏蔽層的形成方法，可以使用鍍敷法、濺鍍法、導電膏的涂布法等。導電性屏蔽層的形成方法中的鍍敷法具有預處理步驟、鍍敷處理步驟、如水洗般的后處理步驟等濕式步驟，所以無法避免半導體裝置的制造成本上升。另外，導電膏的涂布法也由于對密封樹脂層的側面的涂布步驟等，而半導體裝置的制造成本容易上升。
[0005]濺鍍法為干式步驟，所以可以減少導電性屏蔽層的形成步驟數或形成成本等。當將濺鍍法應用于導電性屏蔽層的形成時，對在使半導體封裝體單片化之前形成導電性屏蔽層進行研究。在這種情況下，首先，在將半導體芯片搭載在多孔(mult1-cavity)的集合基板的各配線基板區域之后，將多個半導體芯片統一地進行樹脂密封。接下來，將密封樹脂層與集合基板的一部分切斷而形成半切槽。半切槽是以配線基板區域的接地配線在側面露出的方式形成。通過對具有半切槽的樹脂密封體濺鍍金屬材料而形成導電性屏蔽層。在密封樹脂層的側面及配線基板區域的側面的一部分，介隔半切槽而濺鍍金屬材料。
[0006]半切槽的寬度存在限制，所以當介隔半切槽濺鍍金屬材料時，鄰接的半導體封裝體成為阻礙，有無法利用導電性屏蔽層充分地覆蓋密封樹脂層或配線基板區域的側面的擔憂。如果利用足夠厚度的導電性屏蔽層覆蓋密封樹脂層或配線基板區域的側面，那么金屬材料在不存在障礙物的密封樹脂層的上表面堆積得厚，而導電性屏蔽層的形成成本增加。另外，厚度薄的集合基板的半切的切口深度難以控制，根據情況，有導致半導體封裝體單片化的擔憂。根據這種情況，尋求當應用濺鍍法在封裝體表面形成導電性屏蔽層時，更確實且低成本地形成導電性屏蔽層的技術。

【發明內容】

[0007]本發明要解決的問題在于提供一種當應用濺鍍法在封裝體表面形成導電性屏蔽層時，可以提高導電性屏蔽層的形成性的半導體裝置的制造方法。
[0008]實施方式的半導體裝置的制造方法包括如下步驟:準備多個被處理物，所述多個被處理物包括配線基板、搭載在配線基板上的半導體芯片、以及以將半導體芯片密封的方式設置在配線基板上的密封樹脂層；準備托盤，所述托盤包括多個被處理物收納部、以及分別設置在多個被處理物收納部內的于底部不包含貫通部分的凹陷部；以將配線基板的側面的至少一部分與密封樹脂層露出的方式，將被處理物分別配置在托盤的被處理物收納部內；以及將收納著多個被處理物的托盤載置在濺鍍裝置的平臺上，對多個被處理物濺鍍金屬材料，由此形成覆蓋密封樹脂層的上表面及側面與配線基板的側面的至少一部分的導電性屏蔽層。
【附圖說明】
[0009]圖1是表示利用第I實施方式的制造方法所制造的半導體裝置的俯視圖。
[0010]圖2是圖1所示的半導體裝置的剖視圖。
[0011]圖3是表示圖1所示的半導體裝置的形成導電性屏蔽層之前的狀態的剖視圖。
[0012]圖4是表示在第I實施方式的制造方法中使用的托盤的平面圖。
[0013]圖5是將圖4所示的托盤的一部分放大表示的平面圖。
[0014]圖6是沿著圖5的A-A線的剖視圖。
[0015]圖7是表示圖4至圖6所示的托盤的第I變化例的平面圖。
[0016]圖8是表示圖4至圖6所示的托盤的第2變化例的平面圖。
[0017]圖9是表示將圖4至圖6所示的托盤堆積的狀態的剖視圖。
[0018]圖10 (a)及(b)是表示利用圖4至圖6所示的托盤的位置修正部修正被處理物的位置的狀態的剖視圖。
[0019]圖11 (a)及(b)是表示第I實施方式的半導體裝置的制造步驟的剖視圖。
[0020]圖12是表示在第I實施方式的制造方法中所使用的托盤的其他例及使用其的半導體裝置的制造步驟的剖視圖。
[0021]圖13是表示在第2實施方式的制造方法中所使用的被處理物的剖視圖。
[0022]圖14是表示第2實施方式的半導體裝置的制造步驟的第I例的剖視圖。
[0023]圖15是表示第2實施方式的半導體裝置的制造步驟的第2例的剖視圖。
【具體實施方式】
[0024]以下，對實施方式的半導體裝置的制造方法進行說明。
[0025][第I實施方式]
[0026](半導體裝置)
[0027]首先，參照圖1及圖2對利用第I實施方式的制造方法所制造的半導體裝置進行說明。圖1是半導體裝置的俯視圖，圖2是半導體裝置的剖視圖。這些圖中所示的半導體裝置I是附有屏蔽功能的半導體裝置，其包括:配線基板2 ;半導體芯片3，搭載在配線基板2的第I面2a上；密封樹脂層4，將半導體芯片3密封；以及導電性屏蔽層5，覆蓋密封樹脂層4的上表面及側面與配線基板2的側面的至少一部分。此外，密封樹脂層4的上表面等的上下方向是以將配線基板2的搭載著半導體芯片3的面設為上的情況為基準。
[0028]配線基板2具有絕緣樹脂基材作為絕緣基材6。在絕緣基材6的上表面，設置著具有成為與半導體芯片3的電性連接部的內部連接端子7的第I配線層。在絕緣基材6的下表面，設置著具有成為與外部設備等的電性連接部的外部連接端子8的第2配線層。在第I及第2配線層上,分別形成著阻焊層9。配線基板2也可以為娃中介層(silicon interposer)等。第I配線層與第2配線層是例如經由以貫通絕緣基材6的方式設置的通孔(未圖示)而電性連接。第I及第2配線層或包含通孔的配線基板2的配線網具有在絕緣基材6的側面露出一部分的接地配線。
[0029]在圖2中表示形成在絕緣基材6的內部的固體膜狀(或網狀膜狀)的接地配線10。接地配線10是防止無用電磁波經由配線基板2而泄漏至外部。接地配線10的端部在絕緣基材6的側面露出。接地配線10的從絕緣基材6露出的部分成為與導電性屏蔽層5的電性連接部。此處表示固體膜狀的接地配線10，但接地配線10的形狀并不限定于此。從絕緣基材6的側面露出一部分的接地配線也可以為通孔。在使作為接地配線的通孔從絕緣基材6的側面露出的情況下，為了使露出面積增大，優選的是將通孔的至少一部分在絕緣基材6的厚度方向切斷，使該切斷面在絕緣基材6的側面露出。
[0030]在配線基板2的第I面2a上，搭載著半導體芯片3。半導體芯片3經由接著層11而接著在配線基板2的第I面2a。設置在半導體芯片3的上表面的電極墊12是經由A