半導體裝置和用于制造半導體裝置的方法
【專利摘要】提供了一種半導體裝置和用于制造該半導體裝置的方法。所述半導體裝置包括：基板，包括在其上的第一有源圖案和第二有源圖案；第一柵電極，與第一有源圖案和第二有源圖案交叉；第一源極/漏極區和第二源極/漏極區，分別在處于第一柵電極的一側的第一有源圖案和第二有源圖案上；以及有源接觸件，在第一源極/漏極區上以電連接到第一源極/漏極區。有源接觸件包括第一子接觸件和第二子接觸件。第二子接觸件包括朝著基板垂直延伸的垂直延伸件。垂直延伸件的底表面低于第一子接觸件的底表面。
【專利說明】半導體裝置和用于制造半導體裝置的方法
[0001 ] 本專利申請要求于2015年4月I日在韓國知識產權局提交的第10-號韓國專利申請的優先權，所述專利申請的公開內容通過引用全部包含于此。
技術領域
[0002]發明構思涉及半導體裝置和用于制造所述半導體裝置的方法。更具體地，發明構思涉及包括場效應晶體管的半導體裝置和用于制造所述半導體裝置的方法。
【背景技術】
[0003]半導體裝置可由于它們的小尺寸、多功能特性和/或相對低的制造成本而在電子工業中有吸引力。半導體裝置可劃分為用于存儲邏輯數據的存儲器裝置、用于處理邏輯數據的邏輯裝置以及具有存儲器裝置和邏輯裝置兩者的功能的混合半導體裝置。隨著電子工業的發展，會日益地需要具有優異特性的半導體裝置。例如，會日益地需要高可靠性、高速和/或多功能的半導體裝置。為了滿足這些需求，半導體裝置中的結構會變得更復雜，并且半導體裝置會變得更高度集成。

【發明內容】

[0004]發明構思的實施例可提供包括能夠改善可靠性的有效接觸的半導體裝置。
[0005]發明構思的實施例也可提供用于通過較為簡單的過程來制造具有改善的可靠性的半導體裝置的方法。
[0006]根據一些實施例，半導體裝置包括:基板，包括在其上平行延伸的有源圖案；柵電極，橫跨有源圖案而延伸;相應的源極/漏極區，在處于柵電極的相對側的有源圖案中；以及相應的有源接觸件，在相應的源極/漏極區上并且與相應的源極/漏極區電接觸。相應的有源接觸件中的至少一個包括在相應的源極/漏極區中的與基板相對的對應的一個上延伸的第一子接觸件以及朝著基板延伸超過第一子接觸件并且在有源圖案中的相鄰的有源圖案之間的第二子接觸件。第二子接觸件通過絕緣材料與所述的有源圖案中的相鄰的有源圖案分咼。
[0007]在一些實施例中，半導體裝置還可包括在相應的源極/漏極區與在相應的源極/漏極區上的相應的有源接觸件之間的相應的導電連接圖案。相應的導電連接圖案和相應的有源接觸件可包括不同的材料。所述相應的有源接觸件中的至少一個的第二子接觸件可在所述的有源圖案中的相鄰的有源圖案上的相應的導電連接圖案中的導電連接圖案之間朝著基板延伸并且可通過絕緣材料與所述的相應的導電連接圖案中的導電連接圖案的側壁分離。
[0008]在一些實施例中，第一子接觸件和第二子接觸件的與基板相對的相應的上表面可以是共面的，所述相應的有源接觸件中的至少一個的第一子接觸件和第二子接觸件可限定單一構件。
[0009]在一些實施例中，半導體裝置還可包括在有源圖案之間的基板上的裝置隔離層。絕緣材料可以是在裝置隔離層上的層間絕緣層。所述相應的有源接觸件中的至少一個的第二子接觸件可朝著基板延伸超過柵電極的表面并且延伸到層間絕緣層中，但是可被限制在裝置隔離層上方，所述相應的有源接觸件中的至少一個的第一子接觸件可被限制在柵電極的表面上方。
[0010]在一些實施例中，半導體裝置還可包括在所述相應的有源接觸件中的至少一個的第一子接觸件和/或第二子接觸件的相應的上表面上的導電通孔。通孔可在平面圖中處于有源圖案中的有源圖案之間。在導電通孔上的導電線可由此電連接到所述相應的有源接觸件中的至少一個。
[0011]在一些實施例中，相應的有源接觸件可具有共面的表面。另外的相應的有源接觸件可包括在相應的源極/漏極區中的與基板相對的對應的一個上延伸的第一子接觸件，但是可以沒有朝著基板延伸超過第一子接觸件并且在有源圖案的相鄰的有源圖案之間的第二子接觸件。
[0012]在一些實施例中，所述相應的有源接觸件中的至少一個的第一子接觸件可與其的第二子接觸件相比在不同的方向上延伸以增大其接觸面積。例如，所述相應的有源接觸件中的至少一個的第一子接觸件可與柵電極平行地延伸，所述相應的有源接觸件中的至少一個的第二子接觸件可垂直于柵電極延伸并且平行于有源圖案延伸。
[0013]在一方面中，半導體裝置可包括:基板，包括形成在其上的第一有源圖案和第二有源圖案，第一有源圖案和第二有源圖案在與基板的頂表面平行的第一方向上延伸;第一柵電極，與第一有源圖案和第二有源圖案交叉并且在與第一方向交叉的第二方向上延伸;第一源極/漏極區和第二源極/漏極區，分別提供在第一有源圖案和第二有源圖案的在第一柵電極的一側處的上部中，第一源極/漏極區和第二源極/漏極區在第二方向上彼此分隔開；以及有源接觸件，設置在第一源極/漏極區上以電連接到第一源極/漏極區。有源接觸件可包括在平面圖中與第一源極/漏極區疊置的第一子接觸件以及在平面圖中提供在第一源極/漏極區和第二源極/漏極區之間的第二子接觸件。第二子接觸件可包括朝著基板垂直延伸的垂直延伸件，垂直延伸件的底表面可低于第一子接觸件的底表面。
[0014]在實施例中，半導體裝置還可包括設置在基板中以限定第一有源圖案和第二有源圖案的裝置隔離層以及覆蓋第一柵電極的側壁以及第一源極/漏極區和第二源極/漏極區的層間絕緣層。垂直延伸件的底表面可設置在層間絕緣層的頂表面與裝置隔離層的頂表面之間的水平面處。
[0015]在實施例中，第二子接觸件的頂表面可與第一子接觸件的頂表面基本上共面。
[0016]在實施例中，第一子接觸件和第二子接觸件可包括相同的材料并且可彼此連接以構成一體。
[0017]在實施例中，垂直延伸件可在平面圖中與第一子接觸件疊置。
[0018]在實施例中，層間絕緣層的頂表面可與第一柵電極的頂表面基本上共面。
[0019]在實施例中，半導體裝置還可包括分別提供在第一源極/漏極區和第二源極/漏極區上以連接到第一源極/漏極區和第二源極/漏極區的第一導電連接圖案和第二導電連接圖案。第一子接觸件可設置在第一導電連接圖案的頂表面上以通過第一導電連接圖案電連接到第一源極/漏極區，第二子接觸件可提供在第一導電連接圖案與第二導電連接圖案之間。
[0020]在實施例中，半導體裝置還可包括圍繞有源接觸件的側壁和底表面的阻擋層。阻擋層的一部分可設置在第一子接觸件與第一導電連接圖案之間。
[0021]在實施例中，半導體裝置還可包括與第一有源圖案和第二有源圖案交叉并且與第一柵電極平行地延伸的第二柵電極。第一柵電極和第二柵電極可在第一方向上彼此分隔開，有源接觸件可在平面圖中提供在第一柵電極與第二柵電極之間。
[0022]在實施例中，半導體裝置還可包括共同覆蓋第一柵電極和第二柵電極的頂表面的覆蓋層。垂直延伸件的底表面可低于覆蓋層的底表面。
[0023]在實施例中，半導體裝置還可包括提供在有源接觸件上的通孔以及提供在通孔上以通過通孔和有源接觸件電連接第一源極/漏極區的導電線。
[0024]在實施例中，當從沿第一方向截取的剖視圖觀察時，有源接觸件可具有T形。
[0025]在實施例中，當從沿第二方向截取的剖視圖觀察時，第二子接觸件的與垂直延伸件相鄰的一個側壁可具有階梯狀輪廓。
[0026]在實施例中，第一子接觸件可具有第一側壁，第二子接觸件可具有與第一側壁相鄰的第二側壁。第一側壁和第二側壁可彼此共面。
[0027]在實施例中，第一子接觸件可在平面圖中在第二方向上延伸以穿透第二子接觸件。
[0028]在另一方面中，半導體裝置可包括:基板;裝置隔離層，提供在基板中以限定有源圖案，有源圖案包括從裝置隔離層的頂表面突出的上部;源極/漏極區，提供在有源圖案中的至少一個的上部中；導電連接圖案，提供在源極/漏極區上以連接到源極/漏極區；有源接觸件，提供在導電連接圖案上以電連接到源極/漏極區，包括連接到導電連接圖案的頂表面的第一子接觸件和成一體地連接到第一子接觸件的第二子接觸件;通孔，提供在有源接觸件上；以及導電線，提供在通孔上以通過通孔和有源接觸件電連接到源極/漏極區。
[0029]在實施例中，第二子接觸件可包括朝著基板垂直延伸的垂直延伸件，垂直延伸件可在平面圖中與第一子接觸件疊置。
[0030]在實施例中，垂直延伸件的底表面可低于第一子接觸件的底表面。
[0031]在實施例中，半導體裝置還可包括圍繞有源接觸件的阻擋層。阻擋層的一部分可設置在第一子接觸件與導電連接圖案之間。
[0032]在實施例中，半導體裝置還可包括彼此分隔開的第一柵電極和第二柵電極且源極/漏極區設置在第一柵電極與第二柵電極之間。第一柵電極和第二柵電極可彼此平行地延伸以與有源圖案交叉。有源接觸件可在平面圖中設置在第一柵電極與第二柵電極之間，有源接觸件可與所有的第一柵電極和第二柵電極分隔開。
[0033]在實施例中，半導體裝置還可包括共同覆蓋第一柵電極和第二柵電極的頂表面的覆蓋層。第二子接觸件可穿透覆蓋層。
[0034]在又一方面中，半導體裝置可包括:基板;裝置隔離層，設置在基板中以限定有源圖案，有源圖案包括從裝置隔離層的頂表面突出的上部;柵電極，與有源圖案交叉;源極/漏極區，提供在有源圖案中的至少一個的上部中，源極/漏極區與柵電極相鄰；以及有源接觸件，設置在源極/漏極區上以電連接到源極/漏極區。有源接觸件可與柵電極分隔開，有源接觸件可包括具有比柵電極的頂表面低的底表面的垂直延伸件。
[0035]在實施例中，有源接觸件可包括在平面圖中與源極/漏極區疊置的第一子接觸件以及成一體地連接到第一子接觸件的第二子接觸件。第二子接觸件的朝著基板垂直延伸的部分可與垂直延伸件對應。
[0036]在實施例中，垂直延伸件可在平面圖中與第一子接觸件疊置。
[0037]在再一方面中，用于制造半導體裝置的方法可包括下述步驟:在基板上形成第一有源圖案和第二有源圖案;形成彼此平行地延伸的第一柵電極和第二柵電極以與第一有源圖案和第二有源圖案交叉;分別在第一有源圖案和第二有源圖案的在第一柵電極和第二柵電極之間的上部中形成第一源極/漏極區和第二源極/漏極區；形成覆蓋第一柵電極和第二柵電極以及第一源極/漏極區和第二源極/漏極區的至少一個層間絕緣層;通過圖案化所述至少一個層間絕緣層來形成在平面圖中與第一源極/漏極區疊置的第一子接觸孔;通過圖案化所述至少一個層間絕緣層來在平面圖中的第一源極/漏極區與第二源極/漏極區之間形成第二子接觸孔，第一子接觸孔和第二子接觸孔彼此連接以構成一個連通孔;形成填充連通孔的有源接觸件。形成第二子接觸孔的步驟可包括形成從第一子接觸孔的底表面的一部分朝著基板垂直延伸的垂直延伸孔。
[0038]在實施例中，限定第一子接觸孔的位置的第一布局可提供為與限定第二子接觸孔的位置的第二布局部分地疊置，垂直延伸孔可形成在第一布局和第二布局的疊置區中。
[0039]在實施例中，所述方法還可包括圖案化所述至少一個層間絕緣層以形成暴露第一柵電極和第二柵電極中的至少一個的頂表面的柵極接觸孔。柵極接觸孔可與第二子接觸孔同時形成。
[0040]在實施例中，所述方法還可包括形成分別連接到第一源極/漏極區和第二源極/漏極區的第一導電連接圖案和第二導電連接圖案。層間絕緣層中的至少一個可形成為覆蓋第一導電連接圖案和第二導電連接圖案，第一子接觸孔可暴露第一導電連接圖案的頂表面。
【附圖說明】
[0041]基于附圖和附隨的詳細描述，發明構思將變得更明顯。
[0042]圖1是示出根據發明構思的示例實施例的靜態隨機存取存儲器(SRAM)單元的等效電路圖。
[0043]圖2是示出根據發明構思的示例實施例的半導體裝置的平面圖。
[0044]圖3A、圖3B、圖3C、圖3D和圖3E分別是沿圖2的線A-A ’、線B-B ’、線C-C ’、線D-D ’和線E-E ’截取的剖視圖。
[0045]圖4、圖6和圖8是示出根據發明構思的示例實施例的用于制造半導體裝置的方法的平面圖。
[0046]圖5A、圖7A和圖9A分別是沿圖4、圖6和圖8的線A-A’截取的剖視圖。
[0047]圖5B、圖7B和圖9B分別是沿圖4、圖6和圖8的線B-B’截取的剖視圖。
[0048]圖5C、圖7C和圖9C分別是沿圖4、圖6和圖8的線C-C’截取的剖視圖。
[0049 ]圖7D和圖9D分別是沿圖6和圖8的線D-D ’截取的剖視圖。
[0050]圖7E和圖9E分別是沿圖6和圖8的線E-E’截取的剖視圖。
[0051]圖10是示出根據發明構思的示例實施例的包括半導體裝置的電子系統的示意性框圖。
[0052]圖11是示出根據發明構思的示例實施例的包括半導體裝置的電子裝置的示意性框圖。
[0053]圖12至圖14示出根據發明構思的示例實施例的包括半導體裝置的多媒體設備的實施例。
【具體實施方式】
[0054]現在，將在下文中更充分地參照示出了發明構思的示例性實施例的附圖來描述發明構思。通過下面將參照附圖更詳細地描述的示例性實施例，發明構思的優點和特征以及實現它們的方法將是明顯的。然而，應該注意的是，發明構思不限于下面的示例性實施例，并且可以以各種形式來實施。因此，提供示例性實施例僅用于公開發明構思并且使本領域技術人員了解發明構思的范疇。在附圖中，發明構思的實施例不限于在這里提供的特定示例并且為了清楚起見而被夸大。
[0055]在這里使用的術語僅出于描述具體實施例的目的并且不意圖限制發明。除非上下文另外清楚地指示，否則如在這里使用的單數術語“一個”、“一種”和“該(所述)”也意圖包括復數形式。如這里所使用的，術語“和/或”包括一個或更多個相關所列項的任何組合和所有組合。
[0056]將理解的是，當元件被稱為“連接”或“結合”到另一元件時，它可直接連接或者結合到所述另一元件或者可存在中間元件。相似地，將理解的是，當諸如層、區域或基板的元件被稱為“在”另一元件“上”時，它可直接在所述另一元件上或者可存在中間元件。相反地，術語“直接地”意味著沒有中間元件。還將理解的是，當在這里使用術語“包括”和/或“包含”說明存在所述的特征、整體、步驟、操作、元件和/或組件，但不排除存在或添加一個或更多個其他特征、整體、步驟、操作、元件、組件和/或它們的組。
[0057]為了便于描述，這里可使用諸如“在……之下”、“在……下面”、“下”、“在……上面”和“上”等的空間相對術語來描述如附圖中所示的一個元件或特征與另一元件或特征的關系。將理解的是，除了在附圖中描繪的方位之外，空間相對術語意圖包括裝置在使用或操作中的不同方位。例如，如果附圖中的裝置被翻轉，則描述為“在”其他元件或特征“下面”或“之下”的元件隨后將被定位為“在”所述其他元件或特征“上面”。因此，示例性術語“在……下面”可包括在……上面和在……下面兩種方位。裝置可被另外定位(旋轉90度或在其他方位)，并相應地解釋這里使用的空間相對描述語。
[0058]此外，將使用剖視圖作為發明構思的理想化示例性視圖來描述在【具體實施方式】中的實施例。因此，可根據制造技術和/或容許誤差來修改示例性視圖的形狀。因此，發明構思的實施例不限于在示例性視圖中示出的特定形狀，而可包括可根據制造工藝產生的其他形狀。在附圖中例示的區域具有通常的性質，并且用于示出元件的特定形狀。因此，這不應被解釋為局限于發明構思的范圍。
[0059]還將理解的是，盡管這里可使用術語第一、第二、第三等來描述不同的元件，但這些元件不應受這些術語限制。這些術語僅用于將一個元件與另一元件區分開。因此，在不脫離本發明的教導的情況下，在一些實施例中的第一元件可被稱為在其他實施例中的第二元件。這里解釋和示出的本發明構思的多個方面的示例性實施例包括它們的互補相對物。相同的附圖標記或相同的附圖標識遍及說明書指示相同的元件。
[0060]此外，這里參照作為理想化示例性示圖的剖視圖和/或平面圖來描述示例性實施例。因此，將預料到由于例如制造技術和/或公差而造成的示圖的形狀的變化。因此，示例性實施例不應被解釋為局限于這里所示出的區域的形狀，而是將包括例如由制造造成的形狀上的偏差。例如，示出為矩形的蝕刻區域將典型地具有圓形的或彎曲的特征。因此，在附圖中示出的區域實際上是示意性的，并且它們的形狀不意圖示出裝置的區域的實際形狀并且不意圖限制示例實施例的范圍。
[0061]如通過本發明實體所領會的，根據這里描述的不同實施例的裝置和形成裝置的方法可以在諸如集成電路的微電子裝置中體現，其中，根據這里描述的不同實施例的多個裝置集成在相同的微電子裝置中。因此，這里示出的剖視圖可以在微電子裝置中以不必正交的兩個不同的方向復制。因此，實施根據這里描述的不同實施例的裝置的微電子裝置的平面圖可包括基于微電子裝置的功能而按照陣列和/或按照二維圖案的多個裝置。
[0062]根據這里描述的不同實施例的裝置可根據微電子裝置的功能而散布在其他裝置中。此外，根據這里描述的不同實施例的微電子裝置可以在可與兩個不同方向正交的第三方向上復制以提供三維集成電路。
[0063]因此，這里示出的剖視圖對根據這里描述的不同實施例的在平面圖中的兩個不同方向和/或透視圖中的三個不同方向上延伸的多個裝置提供支持。例如，當單個有源區示出在裝置/結構的剖視圖中時，如通過裝置/結構的平面圖將示出的，裝置/結構可包括多個有源區和在其上的晶體管結構(在適當的情況下，或者存儲器單元結構、柵結構等)。
[0064]圖1是示出根據發明構思的示例實施例的靜態隨機存取存儲器(SRAM)單元的等效電路圖。
[0065]參照圖1，根據發明構思的實施例的SRAM單元可包括第一上拉晶體管TU1、第一下拉晶體管TD1、第二上拉晶體管TU2、第二下拉晶體管TD2、第一存取晶體管TAl和第二存取晶體管TA2。第一上拉晶體管TUl和第二上拉晶體管TU2可以是P型金屬氧化半導體(PMOS)晶體管，而第一下拉晶體管TDl和第二下拉晶體管TD2以及第一存取晶體管TAl和第二存取晶體管TA2可以是N型MOS(NMOS)晶體管。
[0066]第一上拉晶體管TUl的第一源極/漏極和第一下拉晶體管TDl的第一源極/漏極可連接到第一節點NI。第一上拉晶體管TUl的第二源極/漏極可連接到電源線Vcc，第一下拉晶體管TDl的第二源極/漏極可連接到接地線Vss。第一上拉晶體管TUl的柵極可電連接到第一下拉晶體管TDl的柵極。因此，第一上拉晶體管TUl和第一下拉晶體管TDl可限定第一逆變器。第一上拉晶體管TUl和第一下拉晶體管TDl的彼此連接的柵極可與第一逆變器的輸入端子對應。第一節點NI可與第一逆變器的輸出端子對應。
[0067]第二上拉晶體管TU2的第一源極/漏極和第二下拉晶體管TD2的第一源極/漏極可連接到第二節點N2。第二上拉晶體管TU2的第二源極/漏極可連接到電源線Vcc，第二下拉晶體管TD2的第二源極/漏極可連接到接地線Vss。第二上拉晶體管TU2的柵極可電連接到第二下拉晶體管TD2的柵極。因此，第二上拉晶體管TU2和第二下拉晶體管TD2可限定第二逆變器。第二上拉晶體管TU2和第二下拉晶體管TD2的彼此連接的柵極可與第二逆變器的輸入端子對應。第二節點N2可與第二逆變器的輸出端子對應。
[0068]第一逆變器和第二逆變器可彼此結合以限定鎖存器結構。換句話說，第一上拉晶體管TUl和第一下拉晶體管TDl的柵極可電連接到第二節點N2，第二上拉晶體管TU2和第二下拉晶體管TD2的柵極可電連接到第一節點NI。第一存取晶體管TAl的第一源極/漏極可連接到第一節點NI，第一存取晶體管TAl的第二源極/漏極可連接到第一位線BLl。第二存取晶體管TA2的第一源極/漏極可連接到第二節點N2，第二存取晶體管TA2的第二源極/漏極可連接到第二位線BL2。第一存取晶體管TAl和第二存取晶體管TA2的柵極可電連接字線WL。結果，可實現根據發明構思的實施例的SRAM單元。
[0069][半導體裝置]
[0070]圖2是示出根據發明構思的示例實施例的半導體裝置的平面圖。圖3A、圖3B、圖3C、圖3D和圖3E分別是沿圖2的線A-A’、線B-B’、線C-C’、線D-D ’和線E-E ’截取的剖視圖。
[0071]參照圖2以及圖3A至圖3E，第一裝置隔離層STl可提供在基板100中以限定邏輯單元。圖2示出邏輯單元中的一個。邏輯單元可與用于執行邏輯功能的單元對應。例如，邏輯單元可包括參照圖1描述的SRAM單元。例如，基板100可以是娃基板、鍺基板或絕緣體上娃(SOI)基板。
[0072]第二裝置隔離層ST2可提供在基板100中以限定有源圖案FNl至FN6。有源圖案FNl至FN6可包括在與基板100的頂表面平行的第二方向D2上延伸的第一有源圖案FNl至第六有源圖案FN6。有源圖案FNl至FN6可在與第二方向D2交叉的第一方向Dl上布置。第一方向Dl可與基板100的頂表面平行。在第二方向D2上延伸的第二裝置隔離層ST2可設置在有源圖案FNl至FN6中的每個的兩側處。在一些實施例中，有源圖案FNl至FN6的上部可分別包括鰭部。鰭部可具有從第二裝置隔離層ST2之間突出的鰭形狀。
[0073]在一些實施例中，有源圖案FNl至FN6中的每個可限定P型金屬氧化物半導體場效應晶體管(PM0SFET)區或N型MOSFET (匪OSFET)區。例如，第二有源圖案FN2、第三有源圖案FN3和第六有源圖案FN6可限定PM0SFET區，第一有源圖案FNl、第四有源圖案FM和第五有源圖案FN5可限定NM0SFET區。有源圖案FNl至FN6之間的距離可根據有源圖案FNl至FN6的區域類型而改變。例如，第一有源圖案FNl可以是NM0SFET區，第二有源圖案FN2可以是與NM0SFET區不同的PM0SFET區。在這種情況下，第一有源圖案FNl和第二有源圖案FN2之間的距離可限定為第一距離。第二有源圖案FN2和第三有源圖案FN3可以是PM0SFET區。換句話說，第二有源圖案FN2和第三有源圖案FN3可以是相同種類的區。在這種情況下，第二有源圖案FN2和第三有源圖案FN3之間的距離可限定為第二距離。這里，第二距離可大于第一距離。
[0074]第一裝置隔離層STl和第二裝置隔離層ST2可彼此連接以限定屬于一體的絕緣層或限定單一構件。第一裝置隔離層STl的厚度(或深度)可大于第二裝置隔離層ST2的厚度(或深度)。在這種情況下，第二裝置隔離層ST2可通過與形成第一裝置隔離層STl的工藝不同的工藝來形成。在其他實施例中，第二裝置隔離層ST2可與第一裝置隔離層STl同時形成，所以第二裝置隔離層ST2的厚度可基本上等于第一裝置隔離層STl的厚度。第一裝置隔離層STl和第二裝置隔離層ST2可形成在基板100的上部中。例如，第一裝置隔離層STl和第二裝置隔離層ST2可包括氧化硅層。
[0075]柵電極Gl至G6可提供在有源圖案FNl至FN6上。柵電極Gl至G6可在第一方向Dl上延伸以與有源圖案FNl至FN6交叉。柵電極Gl至G6可在第二方向D2上彼此分隔開。柵電極Gl至G6可包括在第一方向Dl上延伸的第一柵電極Gl至第六柵電極G6以與有源圖案FNl至FN6和第二裝置隔離層ST2交叉。
[0076]柵極絕緣圖案GI可提供在柵電極Gl至G6中的每個的下方，柵極間隔件GS可提供在柵電極Gl至G6中的每個的兩個側壁上。第一層間絕緣層110可提供為填充柵電極Gl至G6之間的空間。覆蓋層GP可提供在第一層間絕緣層110上以在柵電極Gl至G6的頂表面上共同延伸或共同覆蓋柵電極Gl至G6的頂表面。第二層間絕緣層115、第三層間絕緣層120、第四層間絕緣層130和第五層間絕緣層140可順序地堆疊在覆蓋層GP上。第一蝕刻停止層ESl可設置在第二層間絕緣層115和第三層間絕緣層120之間，第二蝕刻停止層ES2可設置在第三層間絕緣層120和第四層間絕緣層130之間。第三蝕刻停止層ES3可設置在第四層間絕緣層130和第五層間絕緣層140之間。
[0077]柵電極Gl至G6可包括摻雜的半導體材料、金屬或導電金屬氮化物中的至少一種。柵極絕緣圖案GI可包括氧化硅層、氮氧化硅層或具有比氧化硅層的介電常數高的介電常數的高k介電層中的至少一種。覆蓋層GP和柵極間隔件GS中的每個可包括氧化硅層、氮化硅層或氮氧化硅層中的至少一種。第一至第五層間絕緣層110、115、120、130和140中的每個可包括氧化硅層和/或氮氧化硅層。第一至第三蝕刻停止層ES1、ES2和ES3中的每個可包括碳氮化硅(SiCN)。
[0078]源極/漏極區SDl至SD6可提供在設置在柵電極Gl至G6中的每個的兩側處的有源圖案FNl至FN6的上部中。源極/漏極區SDl至SD6可包括分別設置在第一有源圖案FNl至第六有源圖案FN6的上部中的第一源極/漏極區SDI至第六源極/漏極區SD6。如在圖3B、圖3D和圖3E中所示，源極/漏極區SDl至SD6可設置在有源圖案FNl至FN6上并且可延伸到基板100上(SP，延伸到第二裝置隔離層ST2上)。可選擇地，源極/漏極SD可限制在有源圖案FNl至FN6中。
[0079]在一些實施例中，第二有源圖案FN2、第三有源圖案FN3和第六有源圖案FN6的第二源極/漏極區SD2、第三源極/漏極區SD3和第六源極/漏極區SD6可用P型摻雜劑摻雜，第一有源圖案FNl、第四有源圖案FN4和第五有源圖案FN5的第一源極/漏極區SD1、第四源極/漏極區SD4和第五源極/漏極區SD5可用N型摻雜劑摻雜。設置在柵電極Gl至G6下方并且與柵電極Gl至G6疊置的鰭部可用作溝道區。
[0080]源極/漏極區SDl至SD6可包括通過選擇性外延生長(SEG)工藝形成的外延圖案。換句話說，有源圖案FNl至FN6的形成有源極/漏極區SDI至SD6的上部可包括外延圖案。因此，源極/漏極區SDl至SD6的頂表面可設置在比鰭部的頂表面高的水平面處。源極/漏極區SDl至SD6可包括與基板100不同的半導體元素。例如，源極/漏極區SDl至SD6可包括晶格常數大于或小于基板100的半導體元素的晶格常數的半導體元素。由于源極/漏極區SDl至SD6包括與基板100不同的半導體元素，因此源極/漏極區SDl至SD6可將壓應力或張應力提供到溝道區。例如，如果基板100是硅基板，則PM0SFET區的第二源極/漏極區SD2、第三源極/漏極區SD3和第六源極/漏極區SD6可包括嵌入的硅鍺(SiGe)或鍺(Ge)。在這種情況下，第二源極/漏極區SD2、第三源極/漏極區SD3和第六源極/漏極區SD6可將壓應力提供到與其相鄰的溝道區。另一方面，如果基板100是硅基板，則NM0SFET區的第一源極/漏極區SD1、第四源極/漏極區SD4和第五源極/漏極區SD5可包括碳化硅(SiC)。在這種情況下，第一源極/漏極區SDl、第四源極/漏極區SD4和第五源極/漏極區SD5可將張應力提供到與其相鄰的溝道區。由于源極/漏極區SDl至SD6將壓應力或張應力提供到溝道區，因此當根據發明構思的場效應晶體管操作時，可改善在溝道區中產生的載流子的迀移率。
[0081]導電連接圖案TS可提供在柵電極Gl至G6中的每個的兩側處。在一些實施例中，一些導電連接圖案TS可設置成分別與源極/漏極區SDl至SD6中的一些對應。換句話說，如同源極/漏極區SDl至SD6，所述一些導電連接圖案TS可在第一方向Dl上彼此分隔開。另一方面，其他的導電連接圖案TS可使彼此分隔開的其他源極/漏極區SDl至SD6彼此電連接。例如，共同覆蓋第四源極/漏極區SD4和第五源極/漏極區SD5的導電連接圖案TS可使第四源極/漏極區SD4和第五源極/漏極區SD5彼此電連接(見圖3B)。
[0082]導電連接圖案TS可與源極/漏極區SDl至SD6直接接觸。導電連接圖案TS可包括金屬硅化物。例如，導電連接圖案TS可包括硅化鈦、硅化鉭或硅化鎢中的至少一種。導電連接圖案TS還可包括金屬層。例如，金屬層可包括鈦、鉭或鎢中的至少一種。在實施例中，每個導電連接圖案TS可包括金屬硅化物層和設置在金屬硅化物層上的金屬層。導電連接圖案TS可提供在第一層間絕緣層110和第二層間絕緣層115以及覆蓋層GP中。
[0083]第一阻擋層BMl可提供在導電連接圖案TS與第一層間絕緣層110和第二層間絕緣層115之間、導電連接圖案TS與覆蓋層GP之間以及導電連接圖案TS與源極/漏極區SDl至SD6之間。每個第一阻擋層BMl可具有基本上均勻的厚度并且可在每個導電連接圖案TS上延伸或圍繞每個導電連接圖案TS。然而，導電連接圖案TS的頂表面可不被第一阻擋層BMl覆蓋。第一阻擋層BMl可包括鈦/氮化鈦(Ti/TiN)。
[0084]源極/漏極接觸件SDC以及第一有源接觸件CAl至第四有源接觸件CA4可提供在導電連接圖案TS上。在一些實施例中，源極/漏極接觸件SDC可在平面圖中提供在柵電極Gl至G6中的每個的兩側處。每個源極/漏極接觸件SDC可在導電連接圖案TS的頂表面上延伸或覆蓋導電連接圖案TS的頂表面并且可具有在第一方向Dl上延伸的桿形狀。源極/漏極接觸件SDC中的至少一個可使兩個或更多個導電連接圖案TS彼此電連接。
[0085]柵極接觸件CB可分別提供在柵電極Gl至G6上。在一些實施例中，每個柵極接觸件CB可設置在柵電極Gl至G6中的每個的端部上。柵極接觸件CB可穿透第二層間絕緣層115和第三層間絕緣層120、第一蝕刻停止層ESl以及覆蓋層GP以與柵電極Gl至G6的頂表面直接接觸。柵電極Gl至G6可通過柵極接觸件CB和設置在柵極接觸件CB上的通孔而電連接到設置在其上的導電線。例如，第四柵電極G4可通過柵極接觸件CB和設置在柵極接觸件CB上的第五通孔V5而電連接到第五導電線CBL5。
[0086]源極/漏極接觸件SDC和柵極接觸件CB可包括摻雜的半導體材料、金屬或導電金屬氮化物中的至少一種。這里，導電連接圖案TS可包括與源極/漏極接觸件SDC不同的材料。例如，源極/漏極接觸件SDC可包括鎢，導電連接圖案TS可包括金屬硅化物。
[0087]在一些實施例中，第一有源接觸件CAl、第二有源接觸件CA2和第三有源接觸件CA3可提供在第二有源圖案FN2上，第四有源接觸件CA4可提供在第三有源圖案FN3和第四有源圖案FN4上。第四有源接觸件CA4可與第三有源圖案FN3和第四有源圖案FN4交叉。在平面圖中，第一有源接觸件CAl可提供在第一柵電極Gl與第二柵電極G2之間，第二有源接觸件CA2和第四有源接觸件CA4可提供在第三柵電極G3與第四柵電極G4之間，第三有源接觸件CA3可提供在第五柵電極G5與第六柵電極G6之間。
[0088]第二阻擋層BM2可提供為在第一有源接觸件CAl至第四有源接觸件CA4的側壁和底表面上延伸或圍繞第一有源接觸件CAl至第四有源接觸件CA4的側壁和底表面。然而，第一有源接觸件CAl至第四有源接觸件CA4的頂表面可不被第二阻擋層BM2覆蓋。第二阻擋層BM2的部分可設置在導電連接圖案TS與有源接觸件CAl至CA4之間。第二阻擋層BM2可包括Ti/TiN。因此，第二阻擋層BM2可減少或基本上防止金屬在導電連接圖案TS與有源接觸件CAl至CA4之間擴散。
[0089]以下，首先將更詳細地描述第一有源接觸件CAl。第一有源接觸件CAl可包括第一子接觸件或部分SCl和第二子接觸件或部分SC2。第一子接觸件SCl可設置在設置于第二源極/漏極區SD2上的導電連接圖案TS的頂表面上并且連接到設置在第二源極/漏極區SD2上的導電連接圖案TS的頂表面。相比之下，第二子接觸件SC2可與第二源極/漏極區SD2和設置在第二源極/漏極區SD2上的導電連接圖案TS兩者分隔開。換句話說，第一子接觸件SCl可在平面圖中與第二源極/漏極區SD2疊置，而第二子接觸件SC2可在平面圖中設置在第二源極/漏極區SD2與第三源極/漏極區SD3之間。
[0090]第一子接觸件SCl和第二子接觸件SC2可包括相同的材料并且可彼此連接以限定屬于一體的第一有源接觸件CAl或限定單一構件。第一子接觸件SCl和第二子接觸件SC2可包括摻雜的半導體材料、金屬或導電金屬氮化物中的至少一種。例如，第一子接觸件SCl和第二子接觸件SC2可包括與源極/漏極接觸件SDC相同的材料。在這樣的實施例中，源極/漏極接觸件SDC可與包括第一子接觸件或部分SCl但沒有第二子接觸件或部分SC2的有源接觸件對應。
[0091 ]第一子接觸件SCl可提供在第三層間絕緣層120中。因此，第一子接觸件SCl的頂表面可與第三層間絕緣層120的頂表面基本上共面。另外，第一子接觸件SCl的頂表面可設置在與源極/漏極接觸件SDC的頂表面基本上相同的水平面處，第一子接觸件SCl的底表面可設置與源極/漏極接觸件SDC的底表面基本上相同的水平面處。第一子接觸件SCl可在平面圖中設置在第一柵電極Gl和第二柵電極G2之間。第一子接觸件SCl可具有在第一方向Dl上延伸的桿形狀。
[0092]在一些實施例中，第二子接觸件SC2的底表面可設置在與柵極接觸件CB的底表面基本上相同的水平面處。換句話說，第二子接觸件SC2的底表面可設置在與柵電極Gl至G6的頂表面基本上相同的水平面處。在其他實施例中，第二子接觸件SC2的底表面可設置在比柵極接觸件CB的底表面低的水平面處。然而，發明構思不限于此。第二子接觸件SC2的頂表面可與第一子接觸件SCl的頂表面基本上共面。話句話說，第二子接觸件SC2的頂表面可與第三層間絕緣層120的頂表面基本上共面。
[0093]第二子接觸件SC2可包括在第二源極/漏極區SD2與第三源極/漏極區SD3之間的朝著基板100延伸的垂直延伸件VP。在一些實施例中，垂直延伸件VP的底表面可低于第一子接觸件SCl的底表面。另外，垂直延伸件VP的底表面可低于與垂直延伸件VP相鄰的第一柵電極Gl和第二柵電極G2的頂表面。換句話說，垂直延伸件VP的底表面可設置在第一層間絕緣層110的頂表面與第二裝置隔離層ST2的頂表面之間的水平面處。當形成第一子接觸件SCl和第二子接觸件SC2時，垂直延伸件VP可使用雙重蝕刻來形成。這將在后面更詳細地描述。結果，垂直延伸件VP也可在平面圖中與第一子接觸件SCl疊置。
[0094]再次參照圖3A，當從沿第二方向D2截取的剖視圖觀察時，垂直延伸件VP可從第二子接觸件SC2的底表面朝著基板100延伸。因此，第一有源接觸件CAl可具有T形橫截面。另夕卜，第二有源接觸件CA2至第四有源接觸件CA4也可具有相同的T形橫截面。
[0095]在第一有源接觸件CAl中，第二子接觸件SC2可在平面圖中在第一子接觸件SCl的一個端部上延伸或圍繞第一子接觸件SCl的所述一個端部。因此，如在圖3D中所示，第二子接觸件SC2的與垂直延伸件VP相鄰的一個側壁可具有階梯式輪廓。在一些實施例中，垂直延伸件VP的底表面可設置在距第二裝置隔離層ST2的頂表面第一高度Hl處，第二子接觸件SC2的底表面可設置在距第二裝置隔離層ST2的頂表面第二高度H2處。此時，第二高度H2可高于第一高度Hl。因此，第二子接觸件SC2的所述一個側壁可具有階梯式輪廓。另一方面，每個柵極接觸件CB的底表面可設置在距第一裝置隔離層STl和第二裝置隔離層ST2的頂表面第三高度H3處。這里，如上所述，第三高度H3可與第二高度H2相同或高于第二高度H2。
[0096]第一導電線CBLl可設置在第一有源接觸件CAl上。第一通孔Vl可設置在第一有源接觸件CAl與第一導電線CBLl之間。更詳細地，第一通孔Vl可提供在第一有源接觸件CAl上。第一導電線CBLl可通過第一通孔Vl和第一有源接觸件CAl而電連接到第二源極/漏極區SD2以與第二源極/漏極區SD2交換輸入/輸出信號。第一通孔Vl可提供在第四層間絕緣層130中，第一導電線CBLl可提供在第五層間絕緣層140中。
[0097]第二子接觸件SC2可形成在與柵極接觸件CB相同的水平面處，第一有源接觸件CAl可由于第二子接觸件SC2而從第一子接觸件SCl橫向擴展以越過第二裝置隔離層ST2。因此，第一通孔Vl可穩固地形成在具有擴展的平面區域的第一有源接觸件CAl上。結果，當形成第一通孔Vl時，可減少或基本上防止第一通孔Vl與第一有源接觸件CAl之間的未對準并且可改善工藝余量。這意味著可改善半導體裝置的可靠性。換句話說，第二子接觸件SC2可用作其上設置有第一通孔Vl的焊盤。另外，第一有源接觸件CAl和第一通孔Vl之間的接觸面積可通過第一有源接觸件CAl的擴展的平面面積而增大，因此，可實現具有低接觸電阻的半導體
目.ο
[0098]上述的第一有源接觸件CAl可以是根據發明構思的一些實施例的一個示例。以下，將更詳細地描述與發明構思的另一示例對應的第二有源接觸件CA2。以下，將省略或簡要地提及對與在第一有源接觸件CAl中相同的特征的描述。換句話說，將主要描述第二有源接觸件CA2與第一有源接觸件CAl之間的差異。
[0099]第二有源接觸件CA2可包括第一子接觸件SCl和第二子接觸件SC2。與第一有源接觸件CAl不同，第二有源接觸件CA2的第一子接觸件SCl的一個側壁可與第二有源接觸件CA2的第二子接觸件SC2的一個側壁對齊(見圖3B)。換句話說，第二有源接觸件CA2的第一子接觸件SCl可具有第一側壁SWl，第二有源接觸件CA2的第二子接觸件SC2可具有與第一側壁Sffl相鄰的第二側壁SW2 ο這里，第一側壁SWl和第二側壁SW2可彼此共面。
[0100]第二導電線CBL2可設置在第二有源接觸件CA2上。第二通孔V2可設置在第二有源接觸件CA2與第二導電線CBL2之間。更詳細地，第二通孔V2可提供在第二有源接觸件CA2上。第二有源接觸件CA2的第二子接觸件SC2可用作其上設置有第二通孔V2的焊盤。
[0101]第三有源接觸件CA3可包括第一子接觸件SCl和第二子接觸件SC2。與第一有源接觸件CAl不同，第三有源接觸件CA3的第一子接觸件SCl可在平面圖中在第一方向Dl上延伸以穿透第二子接觸件SC2。換句話說，如在圖3E中所示，當從沿第一方向Dl截取的剖視圖觀察時，第三有源接觸件CA3的第一子接觸件SCl可從第三有源接觸件CA3的第二子接觸件SC2的一個側壁橫向突出。這是因為第三有源接觸件CA3的第一子接觸件SCl可在與第一方向Dl相反的方向上從第三有源接觸件CA3的第二子接觸件SC2偏移。
[0102]第三導電線CBL3可設置在第三有源接觸件CA3上。第三通孔V3可設置在第三有源接觸件CA3與第三導電線CBL3之間。更詳細地，第三通孔V3可設置在第三有源接觸件CA3上。第三有源接觸件CA3的第二子接觸件SC2可用作其上設置有第三通孔V3的焊盤。
[0103]再次參照圖2和圖3B，第四有源接觸件CA4可包括第一子接觸件SCl和第二子接觸件SC2。與第一有源接觸件CAl不同，第四有源接觸件CA4的第二子接觸件SC2可設置在使第四源極/漏極區SD4和第五源極/漏極區SD5彼此連接的導電連接圖案TS上。因此，第四有源接觸件CA4的第二子接觸件SC2可由于導電連接圖案TS而不包括垂直延伸件。同時，第四有源接觸件CA4的第一子接觸件SCl可連接到彼此相鄰的兩個導電連接圖案TS。因此，第三源極/漏極區SD3、第四源極/漏極區SD4和第五源極/漏極區SD5可通過第四有源接觸件CA4和導電連接圖案TS而彼此電連接。
[0104]第四導電線CBL4可設置在第四有源接觸件CA4上。第四通孔V4可設置在第四有源接觸件CA4與第四導電線CBL4之間。更具體地，第四通孔V4可提供在第四有源接觸件CA4上。第四有源接觸件CA4的第二子接觸件SC2可用作其上設置有第四通孔V4的焊盤。
[0105][制造方法]
[0106]圖4、圖6和圖8是示出根據發明構思的示例實施例的用于制造半導體裝置的方法的平面圖。圖5A、圖7A和圖9A分別是沿圖4、圖6和圖8的線A-A’截取的剖視圖。圖5B、圖7B和圖9B分別是沿圖4、圖6和圖8的線B-B ’截取的剖視圖。圖5C、圖7C和圖9C分別是沿圖4、圖6和圖8的線C-C ’截取的剖視圖。圖7D和圖9D分別是沿圖6和圖8的線D-D ’截取的剖視圖。圖7E和圖9E分別是沿圖6和圖8的線E-E’截取的剖視圖。
[0107]參照圖4、圖5A、圖5B和圖5C，可在基板100中形成第一裝置隔離層STl以限定邏輯單元。另外，可在每個邏輯單元的基板100中形成第二裝置隔離層ST2以限定多個有源圖案FNl至FN6。第二裝置隔離層ST2可在第二方向D2上延伸，所以有源圖案FNl至FN6可在第二方向D2上延伸并且可在第一方向Dl上彼此分隔開。基板100可以是例如硅基板、鍺基板或SOI基板。第一裝置隔離層STl和第二裝置隔離層ST2可通過淺溝槽隔離(STI)工藝來形成并且可包括例如氧化硅層。
[0108]第一裝置隔離層STl和第二裝置隔離層ST2中的每個可具有在與第三方向D3相反的方向上的深度。第三方向D3可與第一方向Dl和第二方向D2垂直并且可與基板100的頂表面垂直。在一些實施例中，第二裝置隔離層ST2的深度可小于第一裝置隔離層STl的深度。在這種情況下，可通過與形成第一裝置隔離層STl的工藝不同的工藝來形成第二裝置隔離層ST2。在其他實施例中，可同時形成第一裝置隔離層STl和第二裝置隔離層ST2，第二裝置隔離層ST2可具有與第一裝置隔離層STl基本上相同的深度。
[0109]有源圖案FNl至FN6可包括第一有源圖案FNl至第六有源圖案FN6。有源圖案FNl至FN6可包括從第二裝置隔離層ST2之間突出的鰭部。鰭部可與有源圖案FNl至FN6的上部對應。
[0110]柵電極Gl至G6可被設置在基板100上并且可在第一方向Dl上延伸以與有源圖案FNl至FN6交叉。柵電極Gl至G6可包括在彼此平行的方向上延伸并且與有源圖案FNl至FN6交叉的第一柵電極Gl至第六柵電極G6。柵電極Gl至G6可在第二方向D2上彼此分隔開。
[0111]可在柵電極Gl至G6中的每個與基板100之間形成柵極絕緣圖案GI。可在柵電極Gl至G6中的每個的兩個側壁上形成柵極間隔件GS。柵極絕緣圖案GI可延伸成設置在柵電極Gl至G6中的每個與柵極間隔件GS之間。形成柵電極Gl至G6、柵極絕緣圖案GI以及柵極間隔件GS可包括在基板100上形成犧牲柵極圖案、在每個犧牲柵極圖案的兩個側壁上形成柵極間隔件GS以及用柵極絕緣圖案GI和柵電極Gl至G6替代犧牲柵極圖案。柵極絕緣圖案GI可包括氧化硅層、氮氧化硅層或具有比氧化硅層的介電常數高的介電常數的高k介電層中的至少一種。柵電極Gl至G6可包括摻雜的半導體材料、金屬或導電金屬氮化物中的至少一種。柵極間隔件GS可包括氧化硅層、氮化硅層、氮氧化硅層中的至少一種。
[0112]在一些實施例中，可對具有柵電極Gl至G6的基板100執行離子注入工藝以在處于柵電極GI至G6中的每個的兩側處的有源圖案FNI至FN6中形成源極/漏極區SDI至SD6。可分別在處于柵電極Gl至G6中的每個的兩側處的第一有源圖案FNl至第六有源圖案FN6中形成第一源極/漏極區SDl至第六源極/漏極區SD6。源極/漏極區SDl至SD6可不形成在有源圖案FNl至FN6的設置在柵電極Gl至G6下方并與柵電極Gl至G6疊置的鰭部中。
[0113]第二有源圖案FN2、第三有源圖案FN3和第六有源圖案FN6可限定PM0SFET區，所以可用P型摻雜劑摻雜第二源極/漏極區SD2、第三源極/漏極區SD3以及第六源極/漏極區SD6。第一有源圖案FNl、第四有源圖案FM和第五有源圖案FN5可限定NM0SFET區，所以可用N型摻雜劑摻雜第一源極/漏極區SD1、第四源極/漏極區SD4以及第五源極/漏極區SD5。
[0114]在其他實施例中，如在圖5B中所示，形成源極/漏極區SDl至SD6可包括在有源圖案FNl至FN6上形成外延圖案。形成外延圖案可包括去除有源圖案FNl至FN6的處于柵電極Gl至G6中的每個的兩側處的上部，以及使用有源圖案FNl至FN6的暴露的下部作為種子或種子層來執行選擇性外延生長(SEG)工藝。可原位摻雜或可使用離子注入工藝摻雜外延圖案。外延圖案可與有源圖案FNl至FN6的上部對應。換句話說，有源圖案FNl至FN6的處于柵電極Gl至G6中的每個的兩側的上部可用外延圖案替代或者可另外包括外延圖案。
[0115]第一層間絕緣層110可被形成在基板100上以在源極/漏極區SDl至SD6上延伸或覆蓋源極/漏極區SDl至SD6并且填充柵電極Gl至G6之間的空間。在一些實施例中，可在用柵極絕緣圖案GI和柵電極Gl至G6替代犧牲柵極圖案之前形成外延圖案和第一層間絕緣層110。可將第一層間絕緣層110平坦化以暴露犧牲柵極圖案的頂表面，然后可用柵極絕緣圖案GI和柵電極Gl至G6來替代犧牲柵極圖案。覆蓋層GP可被形成在第一層間絕緣層110上以在柵電極Gl至G6的頂表面上延伸并且覆蓋柵電極Gl至G6的頂表面。覆蓋層GP可包括氧化硅層、氮化硅層、氮氧化硅層中的至少一種。可在覆蓋層GP上形成第二層間絕緣層115。第一層間絕緣層110和第二層間絕緣層115中的每個可包括氧化硅層或氮氧化硅層中的至少一種。
[0116]可將導電連接圖案TS形成為穿透第一層間絕緣層110和第二層間絕緣層115以及覆蓋層GP。可將導電連接圖案TS連接到源極/漏極區SDl至SD6。形成導電連接圖案TS可包括形成穿透第一層間絕緣層110和第二層間絕緣層115以及覆蓋層GP以暴露源極/漏極區SDl至SD6的凹進區、用導電材料填充凹進區以及使導電材料平坦化直到第二層間絕緣層115被暴露為止。另外，可在凹進區被導電材料填充之前在凹進區的內表面上沉積第一阻擋層BMl。第一阻擋層BMl可包括Ti/TiN。
[0117]導電連接圖案TS可包括金屬硅化物。例如，導電連接圖案TS可包括硅化鈦、硅化鉭或硅化鎢中的至少一種。導電連接圖案TS還可包括金屬層。例如，金屬層可包括鈦層、鉭層或鎢層中的至少一種。在實施例中，導電連接圖案TS可包括金屬硅化物層和設置在金屬硅化物層上的金屬層。
[0118]在一些實施例中，可將一些導電連接圖案TS設置成分別與源極/漏極區SDl至SD6中的一些對應。其他的導電連接圖案TS可使在第一方向Dl上彼此分隔開的源極/漏極區彼此電連接。可將導電連接圖案TS的頂表面設置在比柵電極Gl至G6的頂表面高的水平面處。
[0119]參照圖6、圖7A、圖7B、圖7C、圖7D和圖7E，可在包括導電連接圖案TS的所得結構上順序地形成第一蝕刻停止層ESl和第三層間絕緣層120。第一蝕刻停止層ESl可包括SiCN，第三層間絕緣層120可包括氧化硅層或氮氧化硅層中的至少一種。第一蝕刻停止層ESl可減少或基本上防止包括在導電連接圖案TS中的金屬通過導電連接圖案TS的暴露的頂表面而擴散。
[0120]可使用第一光掩模來圖案化第三層間絕緣層120和第一蝕刻停止層ESl以形成第一子接觸孔SHl和源極/漏極接觸孔SDH。換句話說，可使用第一光刻工藝來同時形成第一子接觸孔SHl和源極/漏極接觸孔SDH。可執行圖案化第三層間絕緣層120和第一蝕刻停止層ESl的工藝直到第二層間絕緣層115的頂表面和導電連接圖案TS的頂表面被暴露為止。
[0121]在一些實施例中，在平面圖中，可在第一柵電極Gl和第二柵電極G2之間、第三柵電極G3和第四柵電極G4之間以及第五柵電極G5和第六柵電極G6之間分別形成第一子接觸孔SHl。可在第二源極/漏極區SD2上分別形成一些第一子接觸孔SHl，可在第三源極/漏極區SD3和第四源極/漏極區SD4上形成另外的第一子接觸孔SH1。第一子接觸孔SHl可在平面圖中具有在第一方向Dl上延伸的桿形狀。
[0122]源極/漏極接觸孔SDH可具有與第一子接觸孔SHl基本上相同的深度。另外，源極/漏極接觸孔SDH可具有與第一子接觸孔SHl基本上相同的寬度。如同第一子接觸孔SHl，源極/漏極接觸孔SDH可暴露處于柵電極Gl至G6的兩側的導電連接圖案TS。源極/漏極接觸孔SDH可具有在第一方向Dl上沿導電連接圖案TS的頂表面延伸的桿形狀。
[0123]參照圖8、圖9A、圖9B、圖9C、圖9D和圖9E，可以在第三層間絕緣層120上形成掩模層150以填充第一子接觸孔SHl和源極/漏極接觸孔SDH。掩模層150可包括例如硬掩模上旋涂(SOH)材料。
[0124]可使用第二光掩模來圖案化掩模層150以形成第二子接觸孔SH2和柵極接觸孔CBH。第二光掩模可與上述的第一光掩模不同。換句話說，可使用第二光刻工藝來同時形成第二子接觸孔SH2和柵極接觸孔CBH。可在圖案化掩模層150的同時也將第一至第三層間絕緣層110、115和120以及第一蝕刻停止層ESl圖案化。可執行圖案化掩模層150的工藝直到柵電極Gl至G6通過柵極接觸孔CBH被暴露為止。換句話說，可在形成柵極接觸孔CBH時完全去除設置在柵電極Gl至G6上的覆蓋層GP的部分。
[0125]在平面圖中，可在第二源極/漏極區SD2與第三源極/漏極區SD3之間形成一些第二子接觸孔SH2中的每個。在平面圖中，可在第四源極/漏極區SD4與第五源極/漏極區SD5之間形成另外的第二子接觸孔SH2。可將第二子接觸孔SH2分別連接到第一子接觸孔SH1。換句話說，在平面圖中，可在第一柵電極Gl與第二柵電極G2之間形成第一連通孔CHl，可在第三柵電極G3和第四柵電極G4之間形成第二連通孔CH2和第四連通孔CH4，可在第五柵電極G5與第六柵電極G6之間形成第三連通孔CH3。
[0126]更詳細地，第一連通孔CHl至第四連通孔CH4中的每個可包括第一子接觸孔SHl和第二子接觸孔SH2。第二子接觸孔SH2可包括朝著基板100的頂表面延伸的垂直延伸孔VH。可將垂直延伸孔VH的底表面設置在第一層間絕緣層110的頂表面與第二裝置隔離層ST2的頂表面之間的水平面處。
[0127]再次參照圖6和圖8，可使用利用第一布局的第一光刻工藝來形成第一子接觸孔SHl，以限定第一子接觸孔SHl的位置。可使用利用第二布局的第二光刻工藝來形成第二子接觸孔SH2，以限定第二子接觸孔SH2的位置。這里，第二布局可分別與第一布局的部分疊置。因此，可在圖案化工藝期間使用第二光刻工藝(雙重蝕刻)來再次蝕刻第一子接觸孔SHl的底表面的部分。結果，可以對第二子接觸孔SH2和第一子接觸孔SHl的疊置區(例如，第一布局和第二布局的疊置區)過蝕刻，以形成垂直延伸孔VH。垂直延伸孔VH也可在平面圖中與第一子接觸孔SHl疊置。
[0128]再次參照圖9D，可將垂直延伸孔VH的底表面設置在距第二裝置隔離層ST2的頂表面第一高度Hl處，可將第二子接觸孔SH2的底表面設置在距第二裝置隔離層ST2的頂表面第二高度H2處。這里，第二高度H2可高于第一高度Hl。因此，第一連通孔CHl的第二子接觸件SH2的一個側壁可具有階梯式輪廓。同時，可將每個柵極接觸孔CBH的底表面設置在距第一裝置隔離層STl和第二裝置隔離層ST2的頂表面第三高度H3處。這里，第三高度H3可與第二高度H2基本上相同或高于第二高度H2。
[0129]再次參照圖2以及圖3A至圖3E，可去除掩模層150。可使用灰化工藝和/或剝離工藝來去除掩模層150。此后，可在第三層間絕緣層120上形成第二阻擋層BM2和導電層以填充第一連通孔CHl至第四連通孔CH4、柵極接觸孔CBH以及源極/漏極接觸孔SDH。第二阻擋層BM2可包括Ti/TiN，導電層可包括摻雜的半導體材料、金屬或導電金屬氮化物中的至少一種。可將導電層和第二阻擋層BM2平坦化直到第三層間絕緣層120被暴露，由此分別在第一連通孔CHl至第四連通孔CH4中形成第一至第四有源接觸件CAl至CA4、在柵極接觸孔CBH中形成柵極接觸件CB以及在源極/漏極接觸孔SDH中形成源極/漏極接觸件SDC。更詳細地，第一有源接觸件CAl至第四有源接觸件CA4中的每個可包括構成一體的第一子接觸件SCl和第二子接觸件SC2。每個第二阻擋層BM2可在第一有源接觸件CAl至第四有源接觸件CA4中的每個上延伸或圍繞第一有源接觸件CAl至第四有源接觸件CA4中的每個。具體地，可在導電連接圖案TS與有源接觸件CAl至CA4之間分別設置第二阻擋層BM2的部分。
[0130]接著，第二蝕刻停止層ES2、第四層間絕緣層130、第三蝕刻停止層ES3和第五層間絕緣層140可被順序地形成在第三層間絕緣層120上以在第一有源接觸件CAl至第四有源接觸件CA4、柵極接觸件CB以及源極/漏極接觸件SDC上延伸或覆蓋第一有源接觸件CAl至第四有源接觸件CA4、柵極接觸件CB以及源極/漏極接觸件SDC。可形成通孔Vl至V5以及導電線CBLl至CBL5。通孔Vl至V5可穿透第四層間絕緣層130，可在第五層間絕緣層140中形成導電線CBLl至CBL5。
[0131]可在第一有源接觸件CAl至第四有源接觸件CA4上分別形成第一通孔Vl至第四通孔V4。第一有源接觸件CAl至第四有源接觸件CA4中的每個可包括與柵極接觸件CB同時形成的第二子接觸件SC2。第二子接觸件SC2還可擴展第一有源接觸件CAl至第四有源接觸件CA4的平面接觸面積，因此，可減小或最小化或者基本上防止第一通孔Vl至第四通孔V4的未對準。這意味著可改善用于形成第一通孔Vl至第四通孔V4的工藝的余量。另外，可通過有源接觸件CAl至CA4的寬的平面面積來增大有源接觸件CAl至CA4和通孔Vl至V4的接觸面積。因此，能夠通過較為簡單的工藝來實現具有低接觸電阻和優異可靠性的半導體裝置。
[0132][應用]
[0133]圖10是示出根據發明構思的示例實施例的包括半導體裝置的電子系統的示意性框圖。
[0134]參照圖10，根據發明構思的實施例的電子系統1100可包括控制器1110、輸入/輸出(I/O)裝置1120、存儲器裝置1130、接口單元1140和數據總線1150。控制器1110、I/O裝置1120、存儲器裝置1130和接口單元1140中的至少兩個可通過數據總線1150彼此通信。數據總線1150可與傳輸電信號所通過的路徑對應。
[0135]控制器1110可包括微處理器、數字信號處理器、微控制器或與它們中的任何一個具有相似功能的其他邏輯裝置中的至少一種。I/o裝置1120可包括小型鍵盤、鍵盤和/或顯示裝置。存儲裝置1130可存儲數據和/或指令。存儲器裝置1130可包括非易失性存儲器裝置(例如，閃存裝置、相變存儲器裝置和/或磁性存儲器裝置)。另外，存儲器裝置1130還可包括非易失性存儲器裝置。在這種情況下，存儲器裝置1130可具有包括根據發明構思的前述實施例的半導體裝置的SRAM裝置。可根據電子系統1100或使用電子系統1100實施的電子產品的應用而省略存儲器裝置1130。接口單元1140可將電子數據傳輸到通信網絡或可從通信網絡接收電子數據。接口單元1140可無線地或通過電纜來操作。例如，接口單元1140可包括天線或無線/電纜收發器。可將根據發明構思的前述實施例的半導體裝置應用于I/O裝置1120的一部分或控制器1110。電子系統1100還可包括用作用于改善控制器1110的操作的高速緩沖存儲器的快速動態隨機存取存儲器(DRAM)裝置和/或快速SRAM裝置。
[0136]圖11是示出根據發明構思的示例實施例的包括半導體裝置的電子裝置的示意性框圖。
[0137]參照圖11，電子裝置1200可包括半導體芯片1210。半導體芯片1210可包括處理器1211、嵌入式存儲器1213以及高速緩沖存儲器1215。
[0138]處理器1211可包括一個或更多個處理器內核Cl至Cn。所述一個或更多個處理器內核Cl至Cn可處理電數據和電信號。處理器內核Cl至Cn可包括多個邏輯單元。在一些實施例中，邏輯單元可包括根據發明構思的上述實施例的半導體裝置。
[0139]電子裝置1200可使用處理的數據和信號來執行特定功能。例如，處理器1211可以是應用處理器。
[0140]嵌入式存儲器1213可與處理器1211交換第一數據DAT1。第一數據DATl可以是通過所述一個或更多個處理器內核Cl至Cn處理的或將要處理的數據。嵌入式存儲器1213可管理第一數據DATl。例如，嵌入式存儲器1213可緩存第一數據DAT1。換句話說，嵌入式存儲器1213可用作處理器1211的緩沖存儲器或工作存儲器。
[0141]在一些實施例中，電子裝置1200可應用于可穿戴電子裝置。可穿戴電子裝置可主要執行需要相對少量的操作的功能。因此，當電子裝置1200應用于可穿戴電子裝置時，嵌入式存儲器1213可不具有大的緩存容量。
[0142]嵌入式存儲器1213可以是SRAM JRAM的操作速度可以比DRAM的操作速度快。當SRAM被嵌入在半導體芯片1210中時，能夠實現具有小尺寸和快操作速度的電子裝置1200。另外，當SRAM被嵌入在半導體芯片1210中時，可減小電子裝置1200的有功功率的消耗。在一些實施例中，SRAM可包括根據發明構思的上述實施例的半導體裝置。
[0143]高速緩沖存儲器1215可連同一個或更多個處理器內核Cl至Cn—起安裝在半導體芯片1210上。高速緩沖存儲器1215可存儲緩存數據DATc。緩存數據DATc可以是被所述一個或更多個處理器內核Cl至Cn使用的數據。高速緩沖存儲器1215可具有相對小的容量但可具有非常快的操作速度。例如，高速緩沖存儲器1215可具有包括根據發明構思的上述實施例的半導體裝置的SRAM。當使用高速緩沖存儲器1215時，能夠減少處理器1211的關于嵌入式存儲器1213的接入數量和接入時間。因此，當使用高速緩沖存儲器1215時，可改善電子裝置1200的操作速度。
[0144]在圖11中，出于容易和方便解釋的目的，高速緩沖存儲器1215與處理器1211分離。然而，在其他實施例中，高速緩沖存儲器1215可被構造成包括在處理器1211中。換句話說，發明構思的實施例不限于在圖11中示出的實施例。
[0145]處理器1211、嵌入式存儲器1213和高速緩沖存儲器1215可基于各種接口協議中的至少一種來傳輸電數據。例如，處理器1211、嵌入式存儲器1213和高速緩沖存儲器1215可基于通用串行總線(USB)、小型計算機系統接口(SCSI)、外設部件互連(PCI)高速、高級技術附件(ATA)、并行ATA(PATA)、串行ATA(SATA)、串行附設SCSI(SAS)、集成驅動電路(IDE)或通用閃存(UFS)中的至少一種接口協議來傳輸電數據。
[0146]圖12至圖14示出根據發明構思的示例實施例的包括半導體裝置的多媒體設備的實施例。可將圖10的電子系統1100和/或圖11的電子裝置1200應用于在圖12中示出的移動或智能電話2000、在圖13中示出的平板電腦或智能平臺3000和/或在圖14中示出的筆記本電腦4000。
[0147]在根據發明構思的示例實施例的半導體裝置中，可通過較為簡單的工藝來形成設置在源極/漏極區上的擴展的有源接觸件。因此，可減少或基本上防止在有源接觸件上的通孔的未對準并且可改善工藝余量。如此，可改善半導體裝置的可靠性。另外，可增大有源接觸件與通孔之間的接觸面積以減小半導體裝置的電阻。
[0148]雖然已經參照示例實施例描述了發明構思，但是對于本領域技術人員將明顯的是，在不脫離發明構思的精神和范圍的情況下，可作出各種改變和修改。因此，應該理解的是，上述實施例不是限制性的，而是說明性的。因此，發明構思的范圍將通過權利要求以及它們的等同物的最廣泛的可允許的解釋來確定，并且不應受前面的描述限制或限定。
【主權項】
1.一種半導體裝置，所述半導體裝置包括: 基板，包括形成在其上的第一有源圖案和第二有源圖案，第一有源圖案和第二有源圖案在與基板的頂表面平行的第一方向上延伸； 第一柵電極，與第一有源圖案和第二有源圖案交叉，第一柵電極在與第一方向交叉的第二方向上延伸； 第一源極/漏極區和第二源極/漏極區，分別提供在第一有源圖案和第二有源圖案的在第一柵電極的一側處的上部中，其中，第一源極/漏極區和第二源極/漏極區在第二方向上彼此分隔開；以及 有源接觸件，在第一源極/漏極區上并電連接到第一源極/漏極區， 其中，有源接觸件包括:第一子接觸件，在平面圖中與第一源極/漏極區疊置；以及第二子接觸件，在平面圖中提供在第一源極/漏極區和第二源極/漏極區之間， 其中，第二子接觸件包括朝著基板垂直延伸的垂直延伸件， 其中，垂直延伸件的底表面朝著基板延伸超過第一子接觸件的底表面。2.如權利要求1所述的半導體裝置，所述半導體裝置還包括: 裝置隔離層，設置在基板中以限定第一有源圖案和第二有源圖案；以及 層間絕緣層，在第一柵電極的側壁以及第一源極/漏極區和第二源極/漏極區上， 其中，垂直延伸件的底表面設置在層間絕緣層的頂表面與裝置隔離層的頂表面之間的水平面處。3.如權利要求1所述的半導體裝置，其中，第二子接觸件的頂表面與第一子接觸件的頂表面基本上共面。4.如權利要求1所述的半導體裝置，其中，第一子接觸件和第二子接觸件包括相同的材料并且彼此直接連接以限定為一體。5.如權利要求1所述的半導體裝置，其中，垂直延伸件在平面圖中與第一子接觸件疊置。6.如權利要求2所述的半導體裝置，其中，層間絕緣層的頂表面與第一柵電極的頂表面基本上共面。7.如權利要求1所述的半導體裝置，所述半導體裝置還包括: 第一導電連接圖案和第二導電連接圖案，分別在第一源極/漏極區和第二源極/漏極區上并且電連接到第一源極/漏極區和第二源極/漏極區， 其中，第一子接觸件在第一導電連接圖案的頂表面上并通過第一導電連接圖案電連接到第一源極/漏極區， 其中，第二子接觸件提供在第一導電連接圖案與第二導電連接圖案之間并且與它們的側壁分隔開。8.如權利要求7所述的半導體裝置，所述半導體裝置還包括: 阻擋層，在有源接觸件的側壁和底表面上， 其中，阻擋層的一部分在第一子接觸件與第一導電連接圖案之間。9.如權利要求1所述的半導體裝置，所述半導體裝置還包括: 第二柵電極，與第一有源圖案和第二有源圖案交叉，第二柵電極與第一柵電極平行地延伸， 其中，第一柵電極和第二柵電極在第一方向上彼此分隔開， 其中，有源接觸件在平面圖中提供在第一柵電極與第二柵電極之間。10.如權利要求9所述的半導體裝置，所述半導體裝置還包括: 覆蓋層，在第一柵電極和第二柵電極的頂表面上， 其中，垂直延伸件的底表面朝著基板延伸超過覆蓋層的底表面。11.如權利要求1所述的半導體裝置，所述半導體裝置還包括: 通孔，提供在有源接觸件上；以及 導電線，提供在通孔上并且通過通孔和有源接觸件電連接到第一源極/漏極區。12.如權利要求1所述的半導體裝置，其中，當從沿第一方向截取的剖視圖觀察時，有源接觸件具有T形。13.如權利要求1所述的半導體裝置，其中，當從沿第二方向截取的剖視圖觀察時，第二子接觸件的與垂直延伸件相鄰的一個側壁具有階梯式輪廓。14.如權利要求1所述的半導體裝置，其中，第一子接觸件具有第一側壁， 其中，第二子接觸件具有與第一側壁相鄰的第二側壁， 其中，第一側壁和第二側壁彼此共面。15.如權利要求1所述的半導體裝置，其中，在平面圖中，第一子接觸件在第二方向上延伸以穿透第二子接觸件。16.一種半導體裝置，所述半導體裝置包括: 基板； 裝置隔離層，設置在基板中以限定有源圖案，有源圖案包括從裝置隔離層的頂表面突出的上部； 柵電極，與有源圖案交叉；源極/漏極區，提供在有源圖案中的至少一個的上部中，源極/漏極區與柵電極相鄰；以及 有源接觸件，設置在源極/漏極區上并且電連接到源極/漏極區， 其中，有源接觸件與柵電極分隔開，其中，有源接觸件包括具有比柵電極的相對于基板的頂表面低的底表面的垂直延伸件。17.如權利要求16所述的半導體裝置，其中，有源接觸件包括: 第一子接觸件，在平面圖中與源極/漏極區疊置；以及 第二子接觸件，直接在第一子接觸件上， 其中，第一子接觸件的頂表面與第二子接觸件的頂表面基本上共面， 其中，第二子接觸件的朝著基板垂直延伸的部分與垂直延伸件對應。18.如權利要求17所述的半導體裝置，其中，垂直延伸件在平面圖中與第一子接觸件疊置。19.一種半導體裝置，所述半導體裝置包括: 基板，包括在其上平行延伸的有源圖案； 柵電極，橫跨有源圖案而延伸； 相應的源極/漏極區，在處于柵電極的相對側的有源圖案中；以及 相應的有源接觸件，電接觸相應的源極/漏極區，其中，相應的有源接觸件中的至少一個包括: 第一子接觸件，在相應的源極/漏極區中的與基板相對的對應的一個上延伸；以及 第二子接觸件，朝著基板延伸超過第一子接觸件并且在有源圖案中的相鄰的有源圖案之間， 其中，第二子接觸件通過絕緣材料與所述的有源圖案中的相鄰的有源圖案分離。20.如權利要求19所述的半導體裝置，所述半導體裝置還包括: 相應的導電連接圖案，在相應的源極/漏極區與在相應的源極/漏極區上的相應的有源接觸件之間，其中，相應的導電連接圖案和相應的有源接觸件包括不同的材料， 其中，所述相應的有源接觸件中的至少一個的第二子接觸件在所述的有源圖案中的相鄰的有源圖案上的相應的導電連接圖案中的導電連接圖案之間朝著基板延伸并且通過絕緣材料與所述的相應的導電連接圖案中的導電連接圖案的側壁分離。21.如權利要求20所述的半導體裝置，其中，第一子接觸件和第二子接觸件的與基板相對的相應的上表面是共面的，其中，所述相應的有源接觸件中的至少一個的第一子接觸件和第二子接觸件限定單一構件。22.如權利要求21所述的半導體裝置，所述半導體裝置還包括: 裝置隔離層，在有源圖案之間的基板上， 其中，絕緣材料包括在裝置隔離層上的層間絕緣層，其中，所述相應的有源接觸件中的至少一個的第二子接觸件朝著基板延伸超過柵電極的表面并且延伸到層間絕緣層中，但是被限制在裝置隔離層上方，其中，所述相應的有源接觸件中的至少一個的第一子接觸件被限制在柵電極的表面上方。23.如權利要求22所述的半導體裝置，所述半導體裝置還包括: 導電通孔，在所述相應的有源接觸件中的至少一個的第一子接觸件和/或第二子接觸件的相應的上表面上，其中，通孔在平面圖中處于有源圖案中的有源圖案之間；以及 導電線，在導電通孔上并且通過導電通孔電連接到所述相應的有源接觸件中的至少一個。24.如權利要求19所述的半導體裝置，其中，相應的有源接觸件具有共面的表面，其中，另外的相應的有源接觸件包括第一子接觸件，但是沒有第二子接觸件。25.如權利要求24所述的半導體裝置，其中，所述相應的有源接觸件中的至少一個的第一子接觸件平行于柵電極延伸，其中，所述相應的有源接觸件中的至少一個的第二子接觸件在平面圖中垂直于柵電極延伸并且平行于有源圖案延伸。
【文檔編號】H01L21/77GK106057793SQ201610131423
【公開日】2016年10月26日
【申請日】2016年3月8日 公開號201610131423.6, CN 106057793 A, CN 106057793A, CN 201610131423, CN-A-106057793, CN106057793 A, CN106057793A, CN201610131423, CN201610131423.6
【發明人】尹彰燮
【申請人】三星電子株式會社