形成掩模的方法
【專利摘要】本發明提供了一種形成用于制造集成電路的一組掩模的方法，包括：確定原始布局設計中的第一通孔布局圖案和電源軌布局圖案的存在。第一通孔布局圖案和電源軌布局圖案彼此重疊。第一通孔布局圖案是原始布局設計的第一單元布局的一部分。原始布局設計的第一單元布局和第二單元布局共用電源軌布局圖案。該方法還包括更改原始布局設計以成為更改的布局設計并且基于更改的布局設計形成該組掩模。如果原始布局設計中存在第一通孔布局圖案和電源軌，則更改原始布局設計包括：利用擴大的通孔布局圖案來替換第一通孔布局圖案。本發明還提供了利用該方法形成的集成電路。
【專利說明】
形成掩模的方法
技術領域
[0001]本發明總體涉及電子電路領域，更具體地，涉及用于形成集成電路(IC)的掩模的形成方法。
【背景技術】
[0002]根據可用于形成多個掩模的布局設計來制造集成電路(1C)，這些掩模用于選擇性地形成或去除不同的部件層，諸如有源區、柵電極、不同隔離結構層和/或不同導電結構層。許多制造工藝可用于提高不同部件層的空間分辨率，因此允許布局圖案在相應的布局中具有更好的空間分辨率。然而，執行用于提高部件的空間分辨率的許多制造工藝是以增加的復雜度和資源(諸如附加的掩模、附加的曝光工藝和/或附加的蝕刻工藝)作為代價。

【發明內容】

[0003]根據本發明的一個方面，提供了一種形成用于制造集成電路的一組掩模的方法，所述方法包括:確定原始布局設計中第一通孔布局圖案和電源軌布局圖案的存在，所述第一通孔布局圖案和所述電源軌布局圖案彼此重疊，所述第一通孔布局圖案是所述原始布局設計的第一單元布局的一部分，所述原始布局設計的第一單元布局和第二單元布局共用所述電源軌布局圖案，并且所述電源軌布局圖案沿著介于所述第一單元布局與所述第二單元布局之間的單元邊界延伸，所述第一通孔布局圖案對應于所述集成電路的第一通孔插塞層，并且被共用的所述電源軌布局圖案對應于所述集成電路的位于所述第一通孔插塞層上面的第一導電層；以及更改所述原始布局設計以得到更改的布局設計，包括:如果所述原始布局設計中存在所述第一通孔布局圖案和所述電源軌布局圖案，則利用擴大的通孔布局圖案來替換所述第一通孔布局圖案，所述擴大的通孔布局圖案占據的面積比所述第一通孔布局圖案占據的面積大；以及基于所述更改的布局設計來形成所述一組掩模。
[0004]優選地，該方法還包括:確定所述原始布局設計中第二通孔布局圖案的存在，所述第二通孔布局圖案和所述電源軌布局圖案彼此重疊，所述第二通孔布局圖案是所述第二單元布局的一部分，其中，更改所述原始布局設計還包括:如果所述原始布局圖案中存在所述第二通孔布局圖案，則利用所述擴大的通孔布局圖案來替換所述第二通孔布局圖案，所述擴大的通孔布局圖案與介于所述第一單元布局與所述第二單元布局之間的所述單元邊界重疊。
[0005]優選地，所述原始布局設計的第一單元布局還包括與所述集成電路的第二導電層對應的第一導電布局圖案，所述第二導電層位于所述第一通孔插塞層下面;所述原始布局設計的第二單元布局還包括與所述集成電路的所述第二導電層對應的第二導電布局圖案；以及更改所述原始布局設計還包括:基于所述第一導電布局圖案和所述第二導電布局圖案來生成合并的導電布局圖案，所述合并的導電布局圖案對應于所述第二導電層；和利用所述合并的導電布局圖案來替換所述第一導電布局圖案和所述第二導電布局圖案，所述擴大的通孔布局圖案與所述合并的導電布局圖案重疊。
[0006]優選地，所述原始布局設計的所述第一單元布局還包括與所述集成電路的第二導電層對應的第一導電布局圖案，所述第二導電層位于所述第一通孔插塞層下面;所述原始布局設計的所述第二單元布局還包括與所述集成電路的第三導電層對應的第二導電布局圖案，所述第三導電層位于所述第一通孔插塞層下面，所述第二導電層和所述第三導電層具有不同的厚度；以及更改所述原始布局設計還包括:基于所述第一導電布局圖案來生成更改的第一導電布局圖案，所述更改的第一導電布局圖案對應于所述第二導電層，并且所述擴大的通孔布局圖案與所述更改的第一導電布局圖案和所述第二導電布局圖案重疊;和利用所述更改的第一導電布局圖案來替換所述第一導電布局圖案。
[0007]優選地，生成所述更改的第一導電布局圖案包括:重新形成或移動所述第一導電布局圖案，從而使得，與所述第一導電布局圖案的對應的邊緣相比，所述更改的第一導電布局圖案的邊緣移向介于所述第一單元布局與所述第二單元布局之間的單元邊界。
[0008]優選地，所述原始布局設計的所述第一單元布局還包括與所述集成電路的第二導電層對應的第一導電布局圖案，所述第二導電層位于所述第一通孔插塞層下面;所述原始布局設計的所述第二單元布局還包括與所述集成電路的第三導電層對應的第二導電布局圖案，所述第三導電層位于所述第一通孔插塞層下面，所述第二導電層和所述第三導電層具有不同的厚度；以及更改所述原始布局設計還包括:基于所述第一導電布局圖案來生成更改的第一導電布局圖案，所述更改的第一導電布局圖案對應于所述第二導電層，并且所述擴大的通孔布局圖案與所述更改的第一導電布局圖案重疊;基于所述第二導電布局圖案來生成更改的第二導電布局圖案，所述更改的第二導電布局圖案對應于所述第三導電層，并且所述擴大的通孔布局圖案與所述更改的第二導電布局圖案重疊;利用所述更改的第一導電布局圖案來替換所述第一導電布局圖案;和利用所述更改的第二導電布局圖案來替換所述第二導電布局圖案。
[0009]優選地，利用擴大的通孔布局圖案來替換所述第一通孔布局圖案包括:基于最小性能改進和最小間隔布局規則中的至少一個來選用所述擴大的通孔布局圖案所占的面積與所述第一通孔布局圖案所占的面積的比率。
[0010]優選地，所述比率在2.25至2.89的范圍內。
[0011]根據本發明的另一方面，提供了一種形成用于制造集成電路的一組掩模的方法，所述方法包括:確定原始布局圖案中第一導電布局圖案、與所述第一導電布局圖案重疊的第一通孔布局圖案、第二導電布局圖案、與所述第二導電布局圖案重疊的第二通孔布局圖案以及電源軌布局圖案的存在，所述電源軌布局圖案與所述第一導電布局圖案、所述第一通孔布局圖案、所述第二導電布局圖案以及所述第二通孔布局圖案重疊，所述第一通孔布局圖案和所述第一導電布局圖案是所述原始布局設計的第一單元布局的一部分，所述第二通孔布局圖案和所述第二導電布局圖案是所述原始布局的第二單元布局的一部分，所述第一單元布局和所述第二單元布局共用所述電源軌布局圖案，并且所述電源軌布局圖案沿著介于所述第一單元布局與所述第二單元布局之間的單元邊界延伸，所述第一導電布局圖案和所述第二導電布局圖案沿著與介于所述第一單元布局與所述第二單元布局之間的所述單元邊界垂直的方向對準;更改所述原始布局設計以得到更改的布局設計，包括:如果所述原始布局設計中存在所述第一導電布局圖案、所述第一通孔布局圖案、所述第二導電布局圖案、所述第二通孔布局圖案以及所述電源軌布局圖案，則執行以下步驟中的至少一個:利用更改的第一導電布局圖案來替換所述第一導電布局圖案，所述更改的第一導電布局圖案鄰接所述第二導電布局圖案；利用更改的第二導電布局圖案來替換所述第二導電布局圖案，所述更改的第二導電布局圖案鄰接所述第一導電布局圖案;或利用合并的導電布局圖案來替換所述第一導電布局圖案和所述第二導電布局圖案，所述合并的導電布局圖案與所述第一導電布局圖案和所述第二導電布局圖案所占的面積重疊；以及基于所述更改的布局設計形成所述一組掩模。
[0012]優選地，更改所述原始布局設計還包括:利用擴大的通孔布局圖案來替換所述第一通孔布局圖案和所述第二通孔布局圖案，所述擴大的通孔布局圖案與介于所述第一單元布局與所述第二單元布局之間的所述單元邊界重疊并且與以下中的至少一個重疊:所述更改的第一導電布局圖案和所述第二導電布局圖案;所述更改的第二導電布局圖案和所述第一導電布局圖案;或所述合并的導電布局圖案。
[0013]優選地，所述第一導電布局圖案對應于所述集成電路的第二導電層，所述第二導電層位于所述第一通孔插塞層下面；以及所述第二導電布局圖案對應于所述集成電路的所述第二導電層。
[0014]優選地，所述第一導電布局圖案對應于所述集成電路的第二導電層，所述第二導電層位于所述第一通孔插塞層下面；以及所述第二導電布局圖案對應于所述集成電路的第三導電層，所述第三導電層位于所述第一通孔插塞層下面，所述第二導電層和所述第三導電層具有不同的厚度。
[0015]優選地，該方法還包括:確定所述原始布局設計中第三通孔布局圖案的存在，所述第三通孔布局圖案與所述電源軌布局圖案彼此重疊，所述第三通孔布局圖案是所述原始布局設計的所述第一單元布局的一部分，所述原始布局設計的第二單元布局不具有與所述電源軌布局圖案重疊且與所述第三通孔布局圖案對應的通孔布局，其中，更改所述原始布局設計以得到所述更改的布局設計還包括:如果所述原始布局設計中存在所述第三通孔布局圖案和所述電源軌布局圖案，則利用擴大的通孔布局圖案來替換所述第三通孔布局圖案，所述擴大的通孔布局圖案占據的面積比所述第三通孔布局圖案占據的面積大。
[0016]優選地，利用所述擴大的通孔布局圖案來替換所述第一通孔布局圖案和所述第二通孔布局圖案包括:基于最小性能改進和最小間隔布局規則中的至少一個來選用所述擴大的通孔布局圖案所占的面積與所述第一通孔布局圖案和所述第二通孔布局圖案所占的面積的比率。
[0017]優選地，所述比率在2.25至2.89的范圍內。
[0018]根據本發明的又一方面，提供了一種集成電路，包括:第一通孔插塞層，位于第一單元區域和第二單元區域上方，所述第一通孔插塞層包括:第一通孔插塞，與參考邊界重疊，所述第一單元區域與所述第二單元區域在所述參考邊界處彼此鄰接;和第二通孔插塞，位于所述第一單元區域內，所述第一通孔插塞所占的面積大于所述第二通孔插塞所占的面積；以及第一導電層，位于所述第一通孔插塞層上面，所述第一導電層包括:電源軌，與所述參考邊界重疊并且沿著所述參考邊界延伸，所述電源軌接觸所述第一通孔插塞而不與所述第二通孔插塞接觸。
[0019]優選地，所述第一通孔插塞所占的面積與所述第二通孔插塞所占的面積的比率在2.25至2.89的范圍內。
[0020]優選地，該集成電路還包括:第二導電層，位于所述第一通孔插塞層下面，所述第二導電層包括:導電結構，與所述參考邊界重疊并且與所述第一通孔插塞接觸。
[0021 ]優選地，該集成電路還包括:第二導電層，位于所述第一通孔插塞層下面，所述第二導電層包括:第一導電結構，位于所述第一單元區域內并且與所述第一通孔插塞接觸；以及第三導電層，位于所述第一通孔插塞層下面，所述第三導電層包括:第二導電結構，位于所述第二單元區域內并且與所述第一通孔插塞接觸，所述第一導電結構和所述第二導電結構具有不同的厚度。
[0022]優選地，該集成電路還包括:第二導電層，位于所述第一通孔插塞層下面，所述第二導電層包括:導電結構，位于所述第一單元區域內，其中，所述第一通孔插塞層還包括:第三通孔插塞，位于所述第一單元區域內并且與所述導電結構接觸，所述第三通孔插塞所占的面積大于所述第二通孔插塞所占的面積。
【附圖說明】
[0023]當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的各個方面。應該強調的是，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
[0024]圖1是根據一些實施例的集成電路的局部布局圖。
[0025]圖2A、圖3A、圖4A、圖5A和圖6A是根據一些實施例的原始布局設計中的各個示例性方案的布局圖。
[0026]圖2B、圖3B、圖4B、圖5B和圖6B是根據一些實施例的基于原始布局設計制造的集成電路的一部分的截面圖，其中每一個截面圖都對應于圖2A、圖3A、圖4A、圖5A和圖6A中的方案。
[0027]圖2C、圖3C、圖4C、圖5C和圖6C是根據一些實施例的基于圖2A、圖3A、圖4A、圖5A和圖6A中的各個方案做出更改的布局設計的布局示圖。
[0028]圖2D、圖3D、圖4D、圖和圖6D是根據一些實施例的基于更改的布局設計而制造的集成電路的一部分的截面圖，其中每一個截面圖都對應于圖2C、圖3C、圖4C、圖5C和圖6C中的方案。
[0029]圖7A和圖7C是根據一些實施例的具有不同尺寸的通孔插塞的兩個實例的截面圖。
[0030]圖7B和圖7D是根據一些實施例的圖7A和圖7C中的示例性通孔插塞的頂視圖。
[0031 ]圖8是根據一些實施例的形成用于制造集成電路的一組掩模的方法的流程圖。
[0032]圖9是根據一些實施例的可用于形成一組掩模的更改的布局設計的系統的功能框圖。
【具體實施方式】
[0033]以下公開內容提供了許多不同實施例或實例，用于實現本發明的不同特征。以下將描述組件和布置的特定實例以簡化本發明。當然，這些僅是實例并且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。另外，本發明可以在多個實例中重復參考標號和/或字符。這種重復是為了簡化和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。
[0034]此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空間關系術語以描述如圖所示的一個元件或部件與另一元件或部件的關系。除圖中所示的方位之外，空間關系術語意欲包括使用或操作過程中的器件的不同的方位。裝置可以以其它方式定位(旋轉90度或在其他方位)，并且在本文中使用的空間關系描述符可同樣地作相應地解釋。
[0035]根據本發明的一些實施例，評估并且更改原始設局布局以減小原始布局設計的一些布局圖案的空間分辨率。在一些實施例中，評估原始布局設計以確定一個或多個預定布局方案的存在。根據存在的一個或多個預定布局方案，由擴大的通孔布局圖案來代替一個或多個對應的通孔布局圖案。結果，減小了基于擴大的通孔布局圖案而得到的通孔插塞的電阻。在一些實施例中，減少用于形成對應的通孔插塞層的掩模的數量。在一些實施例中，與基于原始布局設計所得到的集成電路相比，基于更改的布局設計所得到的集成電路的操作頻率提高了約4%至5%，并且形成通孔插塞層的制造工藝從執行7次圖案化-7次蝕刻(7P7E)簡化為執行5P5E。
[0036]圖1是根據一些實施例的可用于制造集成電路的布局設計的局部布局圖100。在一些實施例中，當設計集成電路時，使用具有預定功能的標準單元。布局設計的局部100包括與各個標準單元對應的布局圖案，該各個標準單元占據被對應的單元邊界(如各粗線110所示)圍繞的面積。本發明中將與各個標準單元對應的布局圖案稱為標準單元布局112、114、121、122、123、124、125、126 和 127。單元布局 112、114、121、122、123、124、125、126 和 127 中的每一個都包括對應于形成晶體管和在對應的晶體管上方形成互連結構的多個布局圖案。在一些實施例中，互連結構包括各個通孔插塞和導線。此外，布局設計的部分100包括與鄰接標準單元布局112、114、121、122、123、124、125、126或127的其他標準單元(未標注)對應的布局圖案。在圖1中，省略了標準單元布局以及與各個導線對應的一些布局圖案的一些細
-K-
T O
[0037]基于圖1所示的布局設計而制造的集成電路包括具有溝道結構的晶體管，溝道結構沿著與襯底的上表面和各個導線垂直的方向延伸并且圍繞對應的柵極結構。這種類型的晶體管有時稱為垂直氧化物擴散(OD)晶體管。在本發明中，垂直OD晶體管用作實例。本發明中示出的各個布局方案和對應的通孔布局圖案修改方法也可適用于用于制造其他類型的晶體管(例如，包括平面OD晶體管或各種類型的Fin-FET器件)的布局設計。
[0038]在一些實施例中，一個或多個標準單元是邏輯門單元。在一些實施例中，邏輯門單元包括AND、0R、NAND、N0R、X0R、INV、AND-0R-反相器(AOI)、0R-AND-反相器(OAI)、MUX、觸發器、緩沖器、鎖存器、延時器、時鐘單元或其他類型的邏輯門單元。
[0039]在一些實施例中，布局設計的部分100還包括電源軌布局圖案132、134和136，其沿著單元邊界(未標注)延伸并且其在對應的單元布局內的各個部分共用單元邊界。在本發明中，電源軌布局圖案132、134和136被描述為由對應的、鄰接的單元布局共用。單元布局112、114、121、122、123、124、125、126和127中的每一個都包括與對應的電源軌布局圖案132、134和136重疊的多個通孔布局圖案VD。在所得到的集成電路中，通孔布局圖案VD對應于在集成電路的一個或多個不同的通孔插塞層中形成通孔插塞。此外，電源軌布局圖案132、134和136對應于在集成電路的一個或多個不同的通孔插塞層上面的導電層中的導線。在一些實施例中，導電層直接位于一個或多個不同的通孔插塞層上面。在所得到的集成電路中，與電源軌布局圖案132、134和136對應的導線被配置為承載一個或多個操作電壓和/或參考接地電壓。這樣，與單元布局112、114、121、122、123、124、125、126和127對應的標準單元接收來自于與電源軌布局圖案132、134或136對應的導線和經過與通孔布局圖案VD對應的各個通孔插塞的一個或多個操作電壓或參考接地電壓。
[0040]在一些實施例中，在加載并且放置單元布局以形成布局設計之前，將布局112、114、121、122、123、124、125、126和127設計并且存儲在單元庫中。因此，單元布局112、114、121、122、123、124、125、126和127的布局圖案通常被布置為容許各種可能的放置或鄰接布置。然而，將單元布局112、114、121、122、123、124、125、126和127放置在布局設計中時，還更改鄰近單元邊界的一些布局圖案以通過降低各個布局圖案的空間分辨率來簡化隨后的制造工藝。圖1中將適當地更改了布局圖案的五個示例性布局方案識別為區域141、142、143、144和145并且還結合圖2A至圖6D進行說明。其他更改在本發明所保護的范圍內。
[0041]圖8是根據一些實施例的形成用于制造集成電路的一組掩模的方法800的流程圖。在一些實施例中，基于結合圖2A至圖6D示出的更改的布局設計來制造方法800中描述的一組掩模。用于形成基于結合圖2A至圖6D示出的更改的布局設計和/或基于其他更改的布局設計的一組掩模的其他方法在本發明所涉及的范圍內。
[0042]圖2A是根據一些實施例描述的與圖1的區域141對應且順時針旋轉90°的原始布局設計的部分200A的放大的布局圖。圖2A中的與圖1中的組件相同或類似的組件具有相同的參考標號，因此省略其詳細描述。
[0043]部分200A描述了單元布局112、121和122的各一部分，單元邊界202劃分單元布局112與121和單元布局112與122，并且單元布局204劃分單元布局121與122。電源軌布局圖案134沿著單元邊界202延伸并且其各個部分位于單元布局112、121和122內(S卩，被單元布局112與121以及被單元布局112與122共用)。
[0044]單元布局121包括導電布局圖案206和208以及通孔布局圖案212和214。導電布局圖案206與通孔布局圖案212重疊，并且導電布局圖案208與通孔布局圖案214重疊。導電布局圖案206和208以及電源軌布局圖案134對應于形成集成電路的第一導電層中的導電部件。通孔布局圖案212對應于形成第一通孔插塞層中的通孔插塞。在一些實施例中，第一通孔插塞層包括可用于將集成電路的漏極焊盤層與第一導電層連接的通孔插塞。連接集成電路的其他層的另一通孔插塞層在本發明所涉及的范圍內。通孔布局圖案214對應于形成第二通孔插塞層中的通孔插塞。在一些實施例中，第二通孔插塞層包括可用于將集成電路的多晶硅上方的金屬-零層(“Μ0Ρ0”或“MP”)與第一導電層連接的通孔插塞。連接集成電路的其他層的另一通孔插塞層在本發明所涉及的范圍內。
[0045]單元布局112包括通孔布局圖案216和導電布局218。通孔布局圖案216、導電布局218和電源軌布局圖案134彼此重疊。導電布局218對應于形成集成電路的第一類型的氧化物限定區域上方的金屬-零層(“M00D-1”或“MD1”)結構。通孔布局圖案216對應于形成第三通孔插塞層中的通孔插塞，其中，第三通孔插塞層包括可用于將集成電路的MDl結構與第一導電層連接的通孔插塞。省略了單元布局112、121和122的其他細節。在一些實施例中，通孔布局圖案212、214和216具有相同的尺寸。
[0046]圖2B是根據一些實施例的基于原始布局設計制造的集成電路的部分200B的截面圖。沿著與圖2A中的參考線220對應的參考線截取部分200B。在圖2B中，括號內的參考標號表示圖2A中的對應的部分。省略了集成電路的部分200B的一些細節。
[0047]部分200B包括與圖2A中的單元布局121對應的區域232和與單元布局112對應的區域234。參考線236表示與單元邊界202對應的位置。部分200B包括區域232中的第一源極焊盤242、區域234中的第二源極焊盤244、第一源極焊盤242上方的溝道結構246、第一源極焊盤242上方并且圍繞溝道結構246的柵極結構248、溝道結構246上方的漏極焊盤252、柵極結構248上方的MP結構以及第二源極焊盤244上方的MDl結構256。
[0048]此外，部分200B包括導電結構262、264和266以及通孔插塞272、274和276。基于圖2A中的導電布局圖案206制造導電結構262;基于導電布局圖案208制造導電結構264;以及導電結構266是基于電源軌布局圖案134制造的電源軌的一部分。基于通孔布局圖案212制造通孔插塞272;基于通孔布局圖案214制造通孔插塞274;以及基于通孔布局圖案216制造通孔插塞276。導電結構266與通孔插塞276接觸但不與通孔插塞272和274接觸。
[0049]在一些實施例中，通孔布局圖案216的尺寸受同一布局層中的最近的通孔布局圖案的位置和尺寸的限制，以不違反這種布局層的最小間隔布局規則為準。為了容許各種可能的放置或鄰接布置，通孔布局圖案216被放置為距離單元邊界202足夠遠以保證符合最小間隔布局規則，而不管單元邊界202的任一側上的可能的單元布局如何。如圖2A和圖2B所示，單元布局112和121被布置為在單元邊界202的位于單元布局112內的一側上存在通孔布局圖案216，而在單元布局202的位于單元布局121內的另一側上缺少與電源軌布局圖案134重疊的對應的通孔布局圖案。對于通孔布局圖案216，在確定放置單元布局112和121之后，在單元邊界202的另一側上缺少對應的通孔布局圖案形成布局設計中的附加的足夠的空間以用于擴大通孔布局圖案216，而不違反通孔布局圖案216與同一布局層的其他任何布局圖案之間的最小間隔布局規則。擴大的通孔布局圖案(諸如圖2C中的通孔布局圖案282)對應于擴大的通孔插塞(諸如圖2D中的通孔插塞286)，該通孔插塞占據更大的面積并且具有沿著垂直方向Z的更小的電阻。
[0050]圖2C是根據一些實施例的基于圖2A中示出的方案的更改的布局設計的部分200A’的布局圖。對于圖2C中的與圖2A中的組件相同或類似的組件給出相同的參考標號。
[0051 ]與圖2A中的部分200A相比，利用部分200A’中的擴大的通孔布局圖案282來替換通孔布局圖案216。通孔布局圖案282對應于形成第三通孔插塞層中的通孔插塞。
[0052]圖2D是基于更改的布局設計制造的集成電路的部分200B’的截面圖。沿著與圖2C中的參考線220對應的參考線截取部分200B。在圖2D中，括號內的參考標號表示圖2C中的對應的部分。省略了集成電路的部分200B的一些細節。對于圖2D中的與圖2B中的組件相同或類似的組件給出相同的參考標號。
[0053]與圖2B中的部分200B相比，部分200B’包括替換通孔插塞276的通孔插塞286。基于圖2C中的擴大的通孔布局圖案282來制造通孔插塞286，并且該通孔插塞將MDl結構256與可用作電源軌的一部分的導電結構266連接。導電結構266不與通孔插塞272和274接觸。而且，通孔插塞286比通孔插在276占據更大的面積。結果，通孔插塞286沿著垂直方向Z的電阻比通孔插塞2 76沿著垂直方向Z的電阻小。
[0054]圖3A是根據一些實施例描述的與圖1的區域142對應且順時針旋轉90°的原始布局設計的部分300A放大的布局圖。圖3A中的與圖1中的組件相同或類似的組件具有相同的參考標號，因此省略其詳細描述。
[0055]部分300A描述了單元布局112、122和123的各一部分，單元邊界302劃分單元布局112與122和單元布局112與123，并且單元布局304劃分單元布局122與123。電源軌布局圖案134沿著單元邊界302延伸并且其各個部分位于單元布局112、122和123內(S卩，被單元布局112與122以及被單元布局112與123共用)。
[0056]單元布局122包括導電布局圖案306和308、通孔布局圖案316和導電布局圖案318。通孔布局圖案316與電源軌布局圖案134重疊。導電布局圖案318至少與通孔布局圖案316和電源軌布局圖案134重疊。導電布局圖案306和308以及電源軌布局圖案134對應于形成集成電路的第一導電層中的導電部件。
[0057]導電布局318對應于形成集成電路的第二類型的氧化物限定區域上方的金屬-零層(“M00D-2”或“MD2”)結構。在一些實施例中，MD2結構(諸如圖3B中的MD2結構354)具有與漏極焊盤(諸如圖3B中的漏極焊盤352)的上表面齊平的下表面和與MDl結構的上表面齊平的上表面。通孔布局圖案316對應于形成第四通孔插塞層中的通孔插塞。在一些實施例中，第四通孔插塞層包括可用于將集成電路的MD2結構與第一導電層連接的通孔插塞。省略了單元布局112、122和123的細節。連接集成電路的其他結構的其他層在本發明的范圍內。
[0058]圖3B是根據一些實施例的基于原始布局設計制造的集成電路的部分300B的截面圖。沿著與圖3A中的參考線320對應的參考線截取部分300B。在圖3B中，括號內的參考標號表示圖3A中的對應的部分。省略了部分300B的一些細節。
[0059]部分300B包括與圖3A中的單元布局122對應的區域332和與單元布局112對應的區域334。參考線336表示與單元邊界302對應的位置。部分300B包括:與圖2B中的源極焊盤242對應的第一源極焊盤342、與源極焊盤244對應的第二源極焊盤344、與溝道結構246對應的溝道結構346、與柵極結構248對應的柵極結構348以及與漏極焊盤252對應的漏極焊盤352。因此，省略了其詳細描述。
[0060]部分300B還包括MD2結構354、導電結構362、364和366以及通孔插塞376。基于圖3A中的導電布局圖案318來制造MD2結構354。基于導電布局圖案306來制造導電結構362;基于導電布局圖案308來制造導電結構364;以及導電結構366是基于電源軌布局圖案134而制造的電源軌的一部分。MD2結構354被配置為將漏極焊盤352電橋接至導電結構366正下方的位置處。基于通孔布局圖案316來制造通孔插塞376。通孔插塞376將MD2結構354與導電結構366連接。
[0061]在一些實施例中，通孔布局圖案316的尺寸受到同一布局層的最近的通孔布局圖案的位置和尺寸的限制，以不違反這種布局層的最小間隔布局規則為準。為了容許各種可能的放置或鄰接布置，通孔布局圖案316被放置得距離單元邊界302足夠遠以保證符合最小間隔布局規則，而不管單元邊界302任一側上的可能的單元布局如何。如圖3A和圖3B所示，單元布局112和122被布置為在單元邊界302的位于單元布局122內的一側上存在通孔布局圖案316，并且還被布置為在單元布局302的位于單元布局112內的另一側上沒有與電源軌布局圖案134重疊的對應的通孔布局圖案。對于通孔布局圖案316，在確定放置單元布局112和121之后，在單元邊界302的另一側上缺少對應的通孔布局圖案形成布局設計中的附加的足夠的空間以用于擴大通孔布局圖案316，而不違反通孔布局圖案316與同一布局層的其他任何布局圖案之間的最小間隔布局規則。擴大的通孔布局圖案(諸如圖3C中的通孔布局圖案382)對應于擴大的通孔插塞(諸如圖3D中的通孔插塞386)，該通孔插塞占據更大的面積并且具有沿著垂直方向Z的更小的電阻。
[0062]圖3C是根據一些實施例的基于圖3A中示出的方案的更改的布局設計的部分300A’的布局圖。對于圖3C中的與圖3A中的組件相同或類似的組件給出相同的參考標號。
[0063]與圖3A中的部分300A相比，利用部分300A’中的擴大的通孔布局圖案382來替換通孔布局圖案316。在一些實施例中，通孔布局圖案382對應于形成第四通孔插塞層中的通孔插塞。在一些實施例中，通孔布局圖案382與其他的布局圖案成組以形成第三通孔插塞中的通孔插塞。
[0064]圖3D是基于更改的布局設計制造的集成電路的部分300B’的截面圖。沿著與圖3C中的參考線320對應的參考線截取部分300B。在圖3D中，括號內的參考標號表示圖3C中的對應的部分。省略了集成電路的部分300B的一些細節。對于圖3D中的與圖3B中的組件相同或類似的組件給出相同的參考標號。
[0065]與圖3B中的部分300B相比，部分300B’包括替換通孔插塞376的通孔插塞386。基于圖3C中的通孔布局圖案382來制造通孔插塞386，并且將MD2結構354與導電結構366連接。而且，通孔插塞386比通孔插塞376占據更大的面積。結果，通孔插塞386沿著垂直方向Z的電阻比通孔插塞376沿著垂直方向Z的電阻小。
[0066]圖4A是根據一些實施例描述的與圖1的區域143對應且順時針旋轉90°的原始布局設計的部分400A放大的布局圖。圖4A中的與圖1中的組件相同或類似的組件具有相同的參考標號，因此省略其詳細描述。
[0067]部分400A描述了單兀布局112、123和124的各一部分，單兀邊界402劃分單兀布局112與123和單元布局112與124，并且單元布局404劃分單元布局123與124。電源軌布局圖案134沿著單元邊界402延伸并且其各個部分位于單元布局112、123和124內(S卩，被單元布局112與123以及被單元布局112與124共用)。
[0068]單元布局112包括通孔布局圖案412和導電布局圖案414。通孔布局圖案412、導電布局414和電源軌布局圖案134彼此重疊。導電布局圖案414對應于形成集成電路的MDl結構。通孔布局圖案412對應于形成第三通孔插塞層中的通孔插塞。單元布局123包括導電布局圖案406和408、通孔布局圖案416和導電布局圖案418。通孔布局圖案416與電源軌布局圖案134重疊。通孔布局圖案416對應于形成第四通孔插塞層中的通孔插塞。導電布局圖案418至少與通孔布局圖案416和電源軌布局圖案134重疊。導電布局圖案406和408以及電源軌布局圖案134對應于形成集成電路的第一導電層中的導電部件。通孔布局圖案412和416沿著與單元邊界402垂直的參考線420對準。導電布局圖案414和418還沿著參考線420對準。
[0069]省略了單元布局112、123和124的細節。在一些實施例中，通孔布局圖案412和416具有相同的尺寸。
[0070]圖4B是根據一些實施例的基于原始布局設計制造的集成電路的部分400B的截面圖。沿著與圖4A中的參考線420對應的參考線截取部分400B。在圖4B中，括號內的參考標號表示圖4A中的對應的部分。省略了集成電路的部分400B的一些細節。
[0071]部分400B包括與圖4A中的單元布局123對應的區域432和與單元布局112對應的區域434。參考線436表示與單元邊界402對應的位置。部分400B包括:與圖2B中的源極焊盤242對應的第一源極焊盤442、與源極焊盤244對應的第二源極焊盤444、與溝道結構246對應的溝道結構446、與柵極結構248對應的柵極結構448以及與漏極焊盤252對應的漏極焊盤452。因此，省略了其詳細描述。
[0072]部分400B還包括區域432中的MD2結構454、區域434中的MDl結構456、導電結構462、464和466以及通孔插塞476。基于圖4A中的導電布局圖案418來制造MD2結構454，并且基于導電布局圖案414來制造MDl結構456。基于導電布局圖案406來制造導電結構462;基于導電布局圖案408來制造導電結構464;以及導電結構466是基于電源軌布局圖案134制造的電源軌的一部分。MDl結構456和通孔插塞472對應于圖2B中的MDl結構256和通孔插塞276，因此省略其詳細描述。MD2結構454和通孔插塞476對應于圖3B中的MD2結構354和通孔插塞376，因此省略詳細描述。
[0073]為了容許各種可能的放置或鄰接布置，布局圖案412、414、416和418被放置為距離單元邊界402足夠遠以保證符合最小間隔布局規則，而不管單元邊界402任一側上的可能的單元布局如何。如圖4A和圖4B所示，單元布局112和123被布置為在單元邊界402的位于單元布局112內的一側上存在通孔布局圖案412和導電布局圖案414，而在單元邊界402的位于單元布局123的另一側上存在通孔布局圖案416和導電布局圖案418。基于布局圖案134、412、414、416和418制造的導電結構466、472、456、476和454彼此電耦合。在確定單元布局112和123的放置之后，更改布局圖案412或416以使其彼此鄰接或更改布局圖案414或418以使其彼此鄰接并未改變電路的原理性設計。因此，在一些實施例中，合并一個或多個布局圖案412、414、416和418或調整它們的尺寸以利用擴大的通孔布局圖案(諸如圖4C中的通孔布局圖案484)來替換通孔布局圖案412和416。擴大的通孔布局圖案484對應于比通孔插塞472或通孔插塞476占據更大面積的擴大的通孔插塞(諸如圖4D中的通孔插塞488)。
[0074]圖4C是根據一些實施例的基于圖4A中示出的方案的更改的布局設計的部分400A’的布局圖。對于圖4C中的與圖4A中的組件相同或類似的組件給出相同的參考標號。
[0075]與圖4A中的部分400A相比，利用部分400A’中的更改的導電布局圖案482來替換導電布局圖案414。在一些實施例中，通過重新形成或移動圖4A中的導電布局圖案414來生成更改的導電布局圖案482，從而使得更改的導電布局圖案482的邊緣移向單元邊界402并且與導電布局圖案418接觸。導電布局圖案482和418還沿著與單元邊界402垂直的參考線420’對準。
[0076]而且，利用擴大的通孔布局圖案484來替換圖4A中的通孔布局圖案412和416。擴大的通孔布局圖案484與更改的導電布局圖案482、導電布局圖案418、電源軌布局圖案134和單元邊界402重疊。在一些實施例中，通孔布局圖案484與其他的布局圖案成組以形成第三通孔插塞中的通孔插塞。
[0077]圖4D是基于更改的布局設計制造的集成電路的部分400B’的截面圖。沿著與圖4C中的參考線420對應的參考線截取部分400B。在圖4D中，括號內的參考標號表示圖4C中的對應的部分。省略了集成電路的部分400B的一些細節。對于圖4D中的與圖4B中的組件相同或類似的組件給出相同的參考標號。
[0078]與圖4B中的部分400B相比，部分400B’包括替換MDl結構456的MDl結構486以及替換通孔插塞472和476的通孔插塞488。基于圖4A中的導電布局圖案482來制造MDl結構486，并且MDl結構486被設置為與MD2結構454接觸。基于圖4C中的通孔布局圖案484來制造通孔插塞488，并且將MDl結構486和MD2結構454與導電結構466連接。而且，通孔插塞488比通孔插塞472或通孔插塞476或比通孔插塞472和476的組合占據更大的面積。結果，通孔插塞488沿著垂直方向Z的電阻比通孔插塞472或通孔插塞476沿著垂直方向Z的電阻小。
[0079]圖5A是根據一些實施例描述的與圖1的區域144對應且順時針旋轉90°的原始布局設計的部分500A放大的布局圖。圖5A中的與圖1中的組件相同或類似的組件具有相同的參考標號，因此省略其詳細描述。
[0080]部分500A描述了單元布局112、125和126的各一部分，單元邊界502劃分單元布局112與125和單元布局112與126，并且單元布局504劃分單元布局125與126。電源軌布局圖案134沿著單元邊界502延伸并且其各個部分位于單元布局112、125和126內(S卩，被單元布局112與125以及被單元布局112與126共用)。
[0081]單元布局112包括通孔布局圖案512和導電布局圖案514。通孔布局圖案512、導電布局圖案514和電源軌布局圖案134彼此重疊。導電布局圖案514對應于形成集成電路的MDl結構。通孔布局圖案512對應于形成第三通孔插塞層中的通孔插塞。單元布局125包括導電布局圖案506、與導電布局圖案506重疊的通孔布局圖案508、通孔布局圖案516和導電布局圖案518。通孔布局圖案516和導電布局圖案518與電源軌布局圖案134重疊。導電布局圖案506和電源軌布局圖案134對應于形成集成電路的第一導電層中的導電部件。通孔布局圖案508對應于形成第二通孔插塞層中的通孔插塞。通孔布局圖案516對應于形成第三通孔插塞層中的通孔插塞。通孔布局圖案512和516沿著與單元邊界502垂直的參考線520對準。導電布局圖案514和518也沿著參考線520對準。
[0082]省略了單元布局112、125和126的細節。在一些實施例中，通孔布局圖案508、512和516具有相同的尺寸。
[0083]圖5B是根據一些實施例的基于原始布局設計制造的集成電路的部分500B的截面圖。沿著與圖5A中的參考線520對應的參考線截取部分500B。在圖5B中，括號內的參考標號表示圖5A中的對應的部分。省略了集成電路的部分400B的一些細節。
[0084]部分500B包括與圖5A中的單元布局125對應的區域532和與單元布局112對應的區域534。參考線536表示與單元邊界502對應的位置。部分500B包括:與圖2B中的源極焊盤242對應的第一源極焊盤542、與源極焊盤244對應的第二源極焊盤544、與溝道結構246對應的溝道結構546、與柵極結構248對應的柵極結構548以及與漏極焊盤252對應的漏極焊盤552。因此，省略了其詳細描述。
[0085]部分500B還包括區域532中的MDl結構554、區域534中的MDl結構556以及通孔插塞572、574和576。基于圖5A中的導電布局圖案518來制造MDl結構554，并且基于導電布局圖案514來制造MDl結構556。基于導電布局圖案506來制造導電結構562，并且導電結構566是基于電源軌布局圖案134而制造的電源軌的一部分。基于通孔布局圖案508來制造通孔插塞572;基于通孔布局圖案516來制造通孔插塞574;以及基于通孔布局圖案512來制造通孔插塞576。導電結構566與通孔插塞574和576接觸而不與通孔插塞572接觸。
[0086]為了容許各種可能的放置或鄰接布置，布局圖案512、514、516和518被放置為距離單元邊界502足夠遠以保證符合最小間隔布局規則，而不管單元邊界502的任一側上的可能的單元布局如何。如圖5A和圖5B所示，單元布局112和125被布置為在單元邊界502的一側上存在單元布局112的通孔布局圖案512和導電布局圖案514，而在單元邊界502的另一側上存在單元布局125的通孔布局圖案516和導電布局圖案518。基于布局圖案134、512、514、516和518制造的導電結構566、576、556、574和554彼此電耦合。在確定單元布局112和125的放置之后，更改布局圖案512或516以使其彼此鄰接或更改布局圖案514或518以使其彼此鄰接并未改變電路的原理性設計。因此，在一些實施例中，合并一個或多個布局圖案512、514、516和518或調整它們的尺寸以利用擴大的通孔布局圖案(諸如圖5C中的通孔布局圖案584)來替換通孔布局圖案512和516。擴大的通孔布局圖案584對應于比通孔插塞574或通孔插塞576占據更大面積的擴大的通孔插塞(諸如圖中的通孔插塞588)。
[0087]圖5C是根據一些實施例的基于圖5A中示出的方案而做出更改的布局設計的部分500A’的布局圖。對于圖5C中的與圖5A中的組件相同或類似的組件給出相同的參考標號。
[0088]與圖5A中的部分500A相比，利用部分500A’中的更改的導電布局圖案582來替換導電布局圖案514和布局圖案518。在一些實施例中，通過重新形成或移動導電布局圖案514和518來生成更改的導電布局圖案582，從而使得每一個導電布局圖案514和518都具有移向單元邊界502的一個邊緣以將導電圖案514和518合并為布局圖案582。而且，利用擴大的通孔布局圖案584來替換通孔布局圖案512和516。擴大的通孔布局圖案584與更改的導電布局圖案582、電源軌布局圖案134和單元邊界502重疊。在一些實施例中，通孔布局圖案584與其他的布局圖案成組以形成第三通孔插塞中的通孔插塞。
[0089]圖5D是基于做出更改的布局設計而制造的集成電路的部分500B’的截面圖。沿著與圖5C中的參考線520對應的參考線截取部分500B。在圖中，括號內的參考標號表示圖5C中的對應的部分。省略了集成電路的部分500B的一些細節。對于圖5D中的與圖5B中的組件相同或類似的組件給出相同的參考標號。
[0090]與圖5B中的部分500B相比，部分500B’包括替換MDl結構554和556的MDl結構586以及替換通孔插塞574和576的通孔插塞588。基于圖5A中的導電布局圖案582制造MDl結構586，并且設置為與源極焊盤542和544接觸。基于圖5C中的通孔布局圖案584來制造通孔插塞588，并且該通孔插塞將MDl結構586與可用作電源軌的一部分的導電結構566連接。導電結構566不與通孔插塞572接觸。而且，通孔插塞588比通孔插塞574或通孔插塞576或比通孔插塞574和576的組合占據更大的面積。結果，通孔插塞588沿著垂直方向Z的電阻比通孔插塞574或通孔插塞576沿著垂直方向Z的電阻小。
[0091]圖6A是根據一些實施例描述的與圖1的區域145對應且順時針旋轉90°的原始布局設計的部分600A放大的布局圖。圖6A中的與圖1中的組件相同或類似的組件具有相同的參考標號，因此省略其詳細描述。
[0092]部分600A描述了單元布局112、114、126和127的各一部分，單元邊界602劃分單元布局112與126和單元布局114與127，并且單元邊界604劃分單元布局112與114和單元布局126與127。電源軌布局圖案134沿著單元邊界602延伸并且其各個部分位于單元布局112、114、126和127內(S卩，被單元布局112與126以及被單元布局114與127共用)。
[0093]單元布局127包括導電布局圖案606和608、通孔布局圖案616和導電布局圖案618。單元布局114包括導電布局圖案609、通孔布局圖案612和導電布局圖案614。通孔布局圖案616、導電布局618和電源軌布局圖案134彼此重疊。通孔布局圖案612、導電布局614和電源軌布局圖案134彼此重疊。導電布局圖案614和618在單元邊界602處彼此接觸。導電布局圖案614和618對應于形成集成電路的MD2結構。通孔布局圖案612和616對應于形成第四通孔插塞層中的對應的通孔插塞。通孔布局圖案612和616沿著與單兀邊界602垂直的參考線620對準。導電布局圖案614和618還沿著參考線620對準。
[0094]省略了單元布局112、114、126和127的細節。在一些實施例中，通孔布局圖案612和616具有相同的尺寸。
[0095]圖6B是根據一些實施例的基于原始布局設計制造的集成電路的部分600B的截面圖。沿著與圖6A中的參考線620對應的參考線截取部分600B。在圖6B中，括號內的參考標號表示圖6A中的對應的部分。省略了集成電路的部分600B的一些細節。
[0096]部分600B包括與圖6A中的單元布局127對應的區域632和與單元布局114對應的區域634。參考線636表示與單元邊界602對應的位置。部分600B包括:與圖2B中的源極焊盤242的第一源極焊盤642、與源極焊盤244對應的第二源極焊盤644、與溝道結構246對應的區域632中的溝道結構646和區域634中的溝道結構647、與柵極結構248對應的區域632中的柵極結構648和區域634中的柵極結構649以及與漏極焊盤252對應的區域632中的漏極焊盤652和區域634中的漏極焊盤653。因此，省略了其詳細描述。
[0097]部分600B還包括延伸穿過區域632和634的MD2結構654、導電結構662、664、666和668以及通孔插塞672和676。基于圖6A中的導電布局圖案614和618來制造MD2結構654。基于導電布局圖案606來制造導電結構662;基于導電布局圖案608來制造導電結構664;以及基于導電布局圖案609來制造導電結構666。導電結構668是基于電源軌布局圖案134而制造的電源軌的一部分。基于通孔布局圖案612來制造通孔插塞672，并且基于通孔布局圖案616來制造通孔插塞676。
[0098]為了容許各種可能的放置或鄰接布置，布局圖案612和616被放置為距離單元邊界602足夠遠以保證符合最小間隔布局規則，而不管單元邊界602的任一側上的可能的單元布局如何。如圖6A和圖6B所示，單元布局114和127被布置為在單元邊界602的一側上存在單元布局114的通孔布局圖案612和導電布局圖案614，并且在單元邊界602的另一側上存在單元布局127的通孔布局圖案616和導電布局圖案618。基于布局圖案134、612、614、618和616制造的導電結構668、672、654和676彼此電耦合。在確定單元布局114和127的放置之后，更改布局圖案612或616以使其彼此鄰接并未改變電路的原理性設計。因此，在一些實施例中，合并一個或多個布局圖案612和616或調整它們的尺寸以利用擴大的通孔布局圖案(諸如圖6C中的通孔布局圖案684)來替換通孔布局圖案612和616。擴大的通孔布局圖案684對應于比通孔插塞672或通孔插塞676占據更大面積的擴大的通孔插塞(諸如圖6D中的通孔插塞
688) ο
[0099]圖6C是根據一些實施例的基于圖6A中示出的方案的做出更改的布局設計的部分600A’的布局圖。對于圖6C中的與圖6A中的組件相同或類似的組件給出相同的參考標號。
[0100]與圖6A中的部分600A相比，利用擴大的通孔布局圖案684來替換通孔布局圖案612和616。擴大的通孔布局圖案684與導電布局圖案614和618、電源軌布局圖案134和單元邊界602重疊。在一些實施例中，通孔布局圖案684與其他的布局圖案成組以形成第三通孔插塞中的通孔插塞。在一些實施例中，通孔布局圖案684與其他的布局圖案成組以形成第四通孔插塞中的通孔插塞。
[0101]圖6D是基于更改的布局設計來制造的集成電路的部分600B’的截面圖。沿著與圖6C中的參考線620對應的參考線截取部分600B。在圖6D中，括號內的參考標號表示圖6C中的對應的部分。省略了集成電路的部分600B的一些細節。對于圖6D中的與圖6B中的組件相同或類似的組件給出相同的參考標號。
[0102]與圖6B中的部分600B相比，部分600B’包括替換通孔插塞672和676的通孔插塞688。基于圖6C中的通孔布局圖案684來制造通孔插塞688，并且將MD2結構654與導電結構668連接。而且，通孔插塞688比通孔插塞672或通孔插塞676或比通孔插塞672和676的組合占據更大的面積。結果，通孔插塞688沿著垂直方向Z的電阻比通孔插塞672或通孔插塞676沿著垂直方向Z的電阻小。
[0103]圖7A是根據一些實施例的與通孔插塞276、376、472、476、574、576、672或676對應的示例性通孔插塞700A的截面圖。通孔插塞700A包括上表面702和下表面704并且被層間介電材料結構706圍繞。上表面702被配置為與其上的對應的導電部件(諸如導電部件266、366、466、566或668)接觸。下表面704配置為與其下的對應的導電部件(諸如導電部件256、354、454、456、554、556或 654)接觸。
[0104]通孔插塞700A還包括芯部712和阻擋層714。在一些實施例中，芯部712包括含有鋁、銅、鎢、金屬合金或其他合適的材料的材料。在一些實施例中，阻擋層714包括含有氮化鉭、氮化鎢、氮化鈦或其他合適的材料的材料。在一些實施例中，阻擋層714具有比芯部712更大的電阻。
[0105]圖7B是根據一些實施例的圖7A中的示例性通孔插塞700A的頂視圖。通孔插塞700A呈寬度為1和長度為1^的矩形或正方形。在一些實施例中，基于用于實施對應的布局設計的預定的技術節點來選擇寬度Wi和長度Li。在一些實施例中，對于7nm技術節點至20nm技術節點的制造工藝，寬度W1或長度L1在從Inm至30nm的范圍內。阻擋層714具有厚度!^以足以防止芯部712中的材料迀移至層間介電材料結構706(圖7A)或726(圖7C)中。在一些實施例中，厚度!^小于15nm。在一些實施例中，厚度T1在從5nm至1nm的范圍內。寬度W1、長度L1和厚度1^的其他數值在本發明的范圍內。與芯部712相比，阻擋層714是高電阻率區域。在一些實施例中，更小的厚度T1導致通孔插塞700A的更小的電阻。在一些實施例中，基于工藝限制來確定阻擋層714的可能最小的厚度。在一些實施例中，通孔插塞700A具有與矩形或正方形形狀不同的形狀。
[0106]圖7C是根據一些實施例的與通孔插塞286、386、488、588或688對應的示例性通孔插塞700B的截面圖。通孔插塞700B包括上表面722和下表面724并且被層間介電材料結構726圍繞。上表面722被配置為與其上的對應的導電部件(諸如導電部件266、366、466、566或668)接觸。下表面724被配置為與其下的對應的導電部件(諸如導電部件256、354、454、486、586或654)接觸。
[0107]通孔插塞700B還包括芯部732和阻擋層734。芯部732和阻擋層734對應于圖7A中的芯部702和阻擋層704，因此省略詳細描述。
[0108]圖7D是根據一些實施例的圖7C中的示例性通孔插塞700B的頂視圖。通孔插塞700B呈寬度為他和長度為1^的矩形或正方形。在一些實施例中，基于用于實施對應的布局設計的預定的技術節點來選擇寬度W2和長度L2。在一些實施例中，寬度W2或長度1^在1511111至50nm的范圍內。在一些實施例中，阻擋層734具有與阻擋層714類似的材料，并且其厚度!^具有與厚度!^的范圍重疊的范圍。寬度W2、長度L2和厚度T2的其他數值在本發明的范圍內。
[0109]在一些實施例中，寬度W2與寬度W1的比率或長度L2與長度1^的比率在1.5至1.7的范圍內。在一些實施例中，當比率大于1.7時，在不違反最小間隔布局規則的情況下，沒有足夠的空間來容納擴大的通孔插塞700B。在一些實施例中，當比率小于1.5時，沒有足夠的性能改進來證實花費在調整通孔插塞700A大小上的附加的時間或計算資源是合理的。在一些實施例中，與通孔插塞700A對應的通孔布局圖案具有12xl2nm的尺寸，并且與擴大的通孔插塞700B對應的通孔布局圖案具有18xl8nm、18x20nm或20x20nm的尺寸。擴大的通孔插塞的寬度和長度的比率和尺寸的其他數值在本發明的范圍內。在一些實施例中，通孔插塞700B或對應的擴大的通孔布局圖案所占的面積與通孔插塞700A或對應的通孔布局圖案所占的面積的比率在2.25(1.5x1.5)至2.89(1.7x1.7)的范圍內。
[0110]圖8是根據一些實施例的形成用于制造集成電路的一組掩模的方法800的流程圖。應該理解，可以在圖8中示出的方法800之前、期間和/或之后執行附加的操作，并且本文僅簡要描述一些其他的處理。
[0111]工藝開始于操作810，其中，獲得原始布局設計812。在一些實施例中，原始布局設計812存儲在計算機可讀、非暫態存儲器件中。在一些實施例中，原始布局設計812以與圖形數據庫系統(GDS)格式或GDSII格式兼容的格式存儲。
[0112]工藝進行至操作820，其中，確定原始布局設計812中的一個或多個預定布局方案的存在。一個或多個預定布局方案包括結合圖2A、圖3A、圖4A、圖5A和/或圖6A所示的一個或多個方案。
[0113]工藝進行至操作830，其中，基于與各個布局方案對應的一組或多組預定規則來更改原始布局設計812。一組或多組預定規則包括結合圖2C、圖3C、圖4C、圖5C和/或圖6C所示的一個或多個布局圖案更改。
[0114]工藝進行至操作840，其中，基于一個或多個邏輯操作(LOP)規則和/或光學鄰近矯正(OPC)規則來進一步更改原始布局設計812。更改的原始布局設計存儲在計算機可讀、非暫態存儲器件以作為更改的布局設計842。在一些實施例中，更改的布局設計842以與圖形數據庫系統(GDS)格式或GDSII格式兼容的格式存儲。
[0115]在一些實施例中，通過LOP工具執行操作810、820、830和840，因此，結合對原始布局設計執行LOP來執行操作820和830。在一些實施例中，通過OPC工具執行操作810、820、830和840，因此，結合對原始布局設計執行OPC來執行操作820和830。在一些實施例中，通過應用與LOP工具或OPC工具不同的軟件工具來執行操作820和830。
[0116]工藝進行至操作850，其中，基于更改的布局設計842來形成一組掩模。在一些實施例中，操作850包括對更改的布局設計842執行著色工藝，以準備適用于形成各個部件的一組掩模，其中通過多次圖案化工藝來形成由更改的布局設計842中的對應的布局圖案表示的各個部件。
[0117]圖9是根據一些實施例的可更改用于形成一組掩模的布局設計的系統900的功能框圖。系統900可用于實施圖8中公開的方法800的一個或多個操作，并且還結合圖1至圖6B進行解釋。
[0118]系統900包括第一計算機系統910、第二計算機系統920、網絡存儲器件930以及連接第一計算機系統910、第二計算機系統920、網絡存儲器件930的網絡940。在一些實施例中，省略第二計算機系統920、存儲器件930和網絡940中的一個或多個。
[0119]第一計算機系統910包括:與非暫態、計算機可讀存儲介質914通信連接的硬件處理器912，該可讀存儲介質914編碼有(S卩，存儲)指令集914a、原始布局設計914b(諸如原始布局設計812)、用于執行該指令集914a的中間數據914c或更改的布局設計914d(諸如更改的布局設計842)。處理器912與計算機可讀存儲介質914電連接和通信連接。處理器912被配置為執行編碼在計算機可讀存儲介質914中的指令集914a，以使計算機910可以用作用于執行結合圖8和圖1至圖6B所描述的方法800的布局檢查工具。
[0120]在一些實施例中，該指令集914a、布局設計914b、中間數據914c或更改的布局設計914d存儲在存儲介質914之外的非暫態存儲介質。在一些實施例中，該指令集914a、布局設計920b、中間數據914c或更改的布局設計914d中的一些或全部存儲在聯網的存儲器件930或第二計算機系統920中的非暫態存儲介質。在這種情況下，通過網絡940，處理器912訪問存儲在計算機910外部的該指令集914a、布局設計940b、中間數據914c或更改的布局設計914d中的一些或全部。
[0121]在一些實施例中，處理器912是中央處理單元(CPU)、多處理器、分布式處理系統、專用集成電路(ASIC)和/或合適的處理單元。
[0122]在一些實施例中，計算機可讀存儲介質914是電子的、磁性的、光學的、電磁的、紅外的和/或半導體的系統(或裝置或器件)。例如，計算機可讀存儲介質914包括半導體或固相存儲器、磁帶、移動計算機軟盤、隨機存取存儲器(RAM)、只讀存儲器(ROM)、硬磁盤和/或光盤。在使用光盤的一些實施例中，計算機可讀存儲介質914包括只讀光盤存儲器(CD-R0M)、讀/寫光盤(CD-R/W)和/或數字視頻光盤(DVD)。
[0123]至少在一些實施例中，計算機系統910包括輸入/輸出接口916和顯示單元917。輸入/輸出接口 916連接至處理器912并且允許電路設計者操作第一計算機系統910。在至少一些實施例中，顯示單元917顯示該指令集914a的執行情況，并且在至少一些實施例中，提供圖形用戶界面(GUI)。在至少一些實施例中，顯示單元917以實時方式顯示該指令集914a的執行情況。在至少一些實施例中，輸入/輸出接口916和顯示器917允許操作者以互動方式操作計算機系統910。
[0124]在至少一些實施例中，計算機系統900還包括耦合至處理器912的網絡接口918。網絡接口 918允許計算機系統910與網絡940通信，其中一個或多個其他計算機系統連接至該網絡940。網絡接口包括諸如BLUET00TH、WIF1、W頂AX、GPRS或WCDMA的無線網絡接口；或諸如ETHERNET、USB或 IEEE-1394的有線網絡接口。
[0125]根據一個實施例，形成用于制造集成電路的一組掩模的方法包括:確定原始布局設計中的第一通孔布局圖案和電源軌布局圖案的存在。第一通孔布局圖案和電源軌布局圖案彼此重疊。第一通孔布局圖案是原始布局設計的第一單元布局的一部分。原始布局設計的第一單元布局和第二單元布局共用電源軌布局圖案并且電源軌布局圖案沿著介于第一單元布局和第二單元布局之間的單元邊界延伸。第一通孔布局圖案對應于集成電路的第一通孔插塞層，并且共用的電源軌布局圖案對應于集成電路的位于第一通孔插塞層上面的第一導電層。方法還包括更改原始布局設計以成為更改的布局設計并且基于更改的布局設計形成該組掩模。如果原始布局設計中存在第一通孔布局圖案和電源軌，則更改原始布局設計包括:利用擴大的通孔布局圖案來替換第一通孔布局圖案。擴大的通孔布局圖案比第一通孔布局圖案占據更大的面積。
[0126]根據另一實施例，形成用于制造集成電路的一組掩模的方法包括:確定原始布局設計中的第一導電布局圖案、與第一導電布局圖案重疊的第一通孔布局圖案、第二導電布局團、與第二導電布局圖案重疊的第二通孔布局圖案以及電源軌布局圖案的存在。電源軌布局圖案與第一導電布局圖案、第一通孔布局圖案、第二導電布局圖案和第二通孔布局圖案重疊。第一通孔布局圖案和第一導電布局圖案是原始布局設計的第一單元布局的一部分。第二通孔布局圖案和第二導電布局圖案是原始布局設計的第二單元布局的一部分。第一單元布局和第二單元布局共用電源軌布局圖案并且電源軌布局圖案沿著介于第一單元布局和第二單元布局之間的單元邊界延伸。第一導電布局圖案和第二導電布局圖案沿著與介于第一單元布局和第二單元布局之間的單元邊界垂直的方向對準。方法還包括更改原始布局設計以成為更改的布局設計并且基于更改的布局設計形成該組掩模。如果原始布局設計中存在第一導電布局圖案、第一通孔布局圖案、第二導電布局圖案、第二通孔布局圖案和電源軌布局圖案，則更改原始布局設計包括執行以下步驟中的至少一個:利用更改的第一導電布局圖案來替換第一導電布局圖案，更改的第一導電布局圖案鄰接第二導電布局圖案;利用更改的第二導電布局圖案來替換第二導電布局圖案，更改的第二導電布局圖案鄰接第一導電布局圖案;或利用與第一導電布局圖案和第二導電布局圖案占據的面積重疊的合并的導電布局圖案來替換第一導電布局圖案和第二導電布局圖案。
[0127]根據另一實施例，集成電路包括位于第一單元區域和第二單元區域上方的第一通孔插塞層和位于第一通孔插塞層上面的第一導電層。第一通孔插塞層包括與參考邊界(第一單元區域和第二單元區域在該參考邊界處彼此鄰接)重疊的第一通孔插塞以及位于第一單元區域內的第二通孔插塞。第一通孔插塞比第二通孔插塞占據更大的面積。第一導電層包括與參考邊界重疊并且沿著參考邊界延伸的電源軌，電源軌接觸第一通孔插塞并且不與第二通孔插塞接觸。
[0128]上面論述了若干實施例的部件，使得本領域普通技術人員可以更好地理解本發明的各個方面。本領域普通技術人員應該理解，可以很容易地使用本發明作為基礎來設計或更改其他用于達到與這里所介紹實施例相同的目的和/或實現相同優點的處理和結構。本領域普通技術人員也應該意識到，這種等效構造并不背離本發明的精神和范圍，并且在不背離本發明的精神和范圍的情況下，可以進行多種變化、替換以及改變。
【主權項】
1.一種形成用于制造集成電路的一組掩模的方法，所述方法包括: 確定原始布局設計中第一通孔布局圖案和電源軌布局圖案的存在，所述第一通孔布局圖案和所述電源軌布局圖案彼此重疊，所述第一通孔布局圖案是所述原始布局設計的第一單元布局的一部分，所述原始布局設計的第一單元布局和第二單元布局共用所述電源軌布局圖案，并且所述電源軌布局圖案沿著介于所述第一單元布局與所述第二單元布局之間的單元邊界延伸，所述第一通孔布局圖案對應于所述集成電路的第一通孔插塞層，并且被共用的所述電源軌布局圖案對應于所述集成電路的位于所述第一通孔插塞層上面的第一導電層；以及 更改所述原始布局設計以得到更改的布局設計，包括: 如果所述原始布局設計中存在所述第一通孔布局圖案和所述電源軌布局圖案，則利用擴大的通孔布局圖案來替換所述第一通孔布局圖案，所述擴大的通孔布局圖案占據的面積比所述第一通孔布局圖案占據的面積大；以及 基于所述更改的布局設計來形成所述一組掩模。2.根據權利要求1所述的方法，還包括: 確定所述原始布局設計中第二通孔布局圖案的存在，所述第二通孔布局圖案和所述電源軌布局圖案彼此重疊，所述第二通孔布局圖案是所述第二單元布局的一部分， 其中，更改所述原始布局設計還包括: 如果所述原始布局圖案中存在所述第二通孔布局圖案，則利用所述擴大的通孔布局圖案來替換所述第二通孔布局圖案，所述擴大的通孔布局圖案與介于所述第一單元布局與所述第二單元布局之間的所述單元邊界重疊。3.根據權利要求2所述的方法，其中， 所述原始布局設計的第一單元布局還包括與所述集成電路的第二導電層對應的第一導電布局圖案，所述第二導電層位于所述第一通孔插塞層下面； 所述原始布局設計的第二單元布局還包括與所述集成電路的所述第二導電層對應的第二導電布局圖案；以及 更改所述原始布局設計還包括: 基于所述第一導電布局圖案和所述第二導電布局圖案來生成合并的導電布局圖案，所述合并的導電布局圖案對應于所述第二導電層;和 利用所述合并的導電布局圖案來替換所述第一導電布局圖案和所述第二導電布局圖案，所述擴大的通孔布局圖案與所述合并的導電布局圖案重疊。4.根據權利要求2所述的方法，其中， 所述原始布局設計的所述第一單元布局還包括與所述集成電路的第二導電層對應的第一導電布局圖案，所述第二導電層位于所述第一通孔插塞層下面； 所述原始布局設計的所述第二單元布局還包括與所述集成電路的第三導電層對應的第二導電布局圖案，所述第三導電層位于所述第一通孔插塞層下面，所述第二導電層和所述第三導電層具有不同的厚度；以及更改所述原始布局設計還包括: 基于所述第一導電布局圖案來生成更改的第一導電布局圖案，所述更改的第一導電布局圖案對應于所述第二導電層，并且所述擴大的通孔布局圖案與所述更改的第一導電布局圖案和所述第二導電布局圖案重疊;和 利用所述更改的第一導電布局圖案來替換所述第一導電布局圖案。5.根據權利要求4所述的方法，其中，生成所述更改的第一導電布局圖案包括:重新形成或移動所述第一導電布局圖案，從而使得，與所述第一導電布局圖案的對應的邊緣相比，所述更改的第一導電布局圖案的邊緣移向介于所述第一單元布局與所述第二單元布局之間的單元邊界。6.根據權利要求2所述的方法，其中， 所述原始布局設計的所述第一單元布局還包括與所述集成電路的第二導電層對應的第一導電布局圖案，所述第二導電層位于所述第一通孔插塞層下面； 所述原始布局設計的所述第二單元布局還包括與所述集成電路的第三導電層對應的第二導電布局圖案，所述第三導電層位于所述第一通孔插塞層下面，所述第二導電層和所述第三導電層具有不同的厚度；以及更改所述原始布局設計還包括: 基于所述第一導電布局圖案來生成更改的第一導電布局圖案，所述更改的第一導電布局圖案對應于所述第二導電層，并且所述擴大的通孔布局圖案與所述更改的第一導電布局圖案重疊； 基于所述第二導電布局圖案來生成更改的第二導電布局圖案，所述更改的第二導電布局圖案對應于所述第三導電層，并且所述擴大的通孔布局圖案與所述更改的第二導電布局圖案重疊； 利用所述更改的第一導電布局圖案來替換所述第一導電布局圖案;和 利用所述更改的第二導電布局圖案來替換所述第二導電布局圖案。7.—種形成用于制造集成電路的一組掩模的方法，所述方法包括: 確定原始布局圖案中第一導電布局圖案、與所述第一導電布局圖案重疊的第一通孔布局圖案、第二導電布局圖案、與所述第二導電布局圖案重疊的第二通孔布局圖案以及電源軌布局圖案的存在，所述電源軌布局圖案與所述第一導電布局圖案、所述第一通孔布局圖案、所述第二導電布局圖案以及所述第二通孔布局圖案重疊，所述第一通孔布局圖案和所述第一導電布局圖案是所述原始布局設計的第一單元布局的一部分，所述第二通孔布局圖案和所述第二導電布局圖案是所述原始布局的第二單元布局的一部分，所述第一單元布局和所述第二單元布局共用所述電源軌布局圖案，并且所述電源軌布局圖案沿著介于所述第一單元布局與所述第二單元布局之間的單元邊界延伸，所述第一導電布局圖案和所述第二導電布局圖案沿著與介于所述第一單元布局與所述第二單元布局之間的所述單元邊界垂直的方向對準； 更改所述原始布局設計以得到更改的布局設計，包括: 如果所述原始布局設計中存在所述第一導電布局圖案、所述第一通孔布局圖案、所述第二導電布局圖案、所述第二通孔布局圖案以及所述電源軌布局圖案，則執行以下步驟中的至少一個: 利用更改的第一導電布局圖案來替換所述第一導電布局圖案，所述更改的第一導電布局圖案鄰接所述第二導電布局圖案； 利用更改的第二導電布局圖案來替換所述第二導電布局圖案，所述更改的第二導電布局圖案鄰接所述第一導電布局圖案;或 利用合并的導電布局圖案來替換所述第一導電布局圖案和所述第二導電布局圖案，所述合并的導電布局圖案與所述第一導電布局圖案和所述第二導電布局圖案所占的面積重置；以及 基于所述更改的布局設計形成所述一組掩模。8.根據權利要求7所述的方法，其中，更改所述原始布局設計還包括: 利用擴大的通孔布局圖案來替換所述第一通孔布局圖案和所述第二通孔布局圖案，所述擴大的通孔布局圖案與介于所述第一單元布局與所述第二單元布局之間的所述單元邊界重疊并且與以下中的至少一個重疊: 所述更改的第一導電布局圖案和所述第二導電布局圖案； 所述更改的第二導電布局圖案和所述第一導電布局圖案;或 所述合并的導電布局圖案。9.一種集成電路，包括: 第一通孔插塞層，位于第一單元區域和第二單元區域上方，所述第一通孔插塞層包括:第一通孔插塞，與參考邊界重疊，所述第一單元區域與所述第二單元區域在所述參考邊界處彼此鄰接;和 第二通孔插塞，位于所述第一單元區域內，所述第一通孔插塞所占的面積大于所述第二通孔插塞所占的面積；以及 第一導電層，位于所述第一通孔插塞層上面，所述第一導電層包括: 電源軌，與所述參考邊界重疊并且沿著所述參考邊界延伸，所述電源軌接觸所述第一通孔插塞而不與所述第二通孔插塞接觸。10.根據權利要求9所述的集成電路，其中，所述第一通孔插塞所占的面積與所述第二通孔插塞所占的面積的比率在2.25至2.89的范圍內。
【文檔編號】H01L21/768GK105895578SQ201610081806
【公開日】2016年8月24日
【申請日】2016年2月5日
【發明人】林義雄, 郭大鵬, 邱奕勛
【申請人】臺灣積體電路制造股份有限公司