封裝裝置及其制作方法
【技術領域】
[0001]本發明是有關于一種封裝裝置及其制作方法，特別是有關于一種半導體封裝裝置及其制作方法。
【背景技術】
[0002]在新一代的電子產品中，不斷追求更輕薄短小，更要求產品具有多功能與高性能，因此，集成電路(Integrated Circuit, IC)必須在有限的區域中容納更多電子元件以達到高密度與微型化的要求，為此電子產業開發新型構裝技術，將電子元件嵌入基板中，大幅縮小構裝體積，也縮短電子元件與基板的連接路徑，另外還可利用增層技術(Build-Up)增加布線面積，以符合輕薄短小及多功能的潮流趨勢。
[0003]集成電路(Integrated Circuit, IC)的封裝技術在高階技術的需求下，絕大部分的高階芯片皆采用倒裝芯片(Flip Chip, FC)形成，特別是在一種芯片尺寸封裝(ChipScale Package, CSP)為目前集成電路基板適用在封裝方式的主流產品,其主要應用于智能手機、平板、網通、筆記本電腦等產品，需要在高頻高速下運作及需要輕薄短小的集成電路封裝。對于封裝用的承載板而言，則朝向細線路間距、高密度、薄型化、低成本化與高電氣特性發展。
[0004]公知的無芯基板(Coreless Substrate)技術可以擺脫傳統基板必須使用BT樹脂基覆銅板(Bismaleimide Triazine, BT)或FR-5基板作為核心的限制，進而達到基板材料成本縮減、降低基板使用層數或提升基板I/O密度。而公知的無芯基板最主要可分為模制互連基板(Molded Interconnect1n Substrate, HS)與嵌入式圖案電鍛(EmbeddedPattern Plating, EPP) 二大類。
[0005]圖1為公知的鑄模化合物基板結構示意圖，其為模制互連基板的無芯基板結構。鑄模化合物基板結構10,其包括有第一導電柱層100、金屬層110、第二導電柱層120、鑄模化合物層(Molding Compound Layer) 130、介電材料層(Dielectric Material Layer) 140>第三導電柱層150及防焊層160。第一導電柱層100具有相對的上表面與下表面，金屬層110設置在第一導電柱層的下表面上，第二導電柱層120設置在第一導電柱層100的上表面上。鑄模化合物層130設置在第一導電柱層100與第二導電柱層120的部份區域內。介電材料層140設置在鑄模化合物層130上，第三導電柱層150設置在第二導電柱層120、鑄模化合物層130與介電材料層140上，防焊層160設置在介電材料層140與第二導電柱層150 上。
[0006]然而，上述公知的鑄模化合物基板結構依舊具有以下缺點:(I)關于細線路設計必須還要使用介電材料層140來增加鑄模化合物層130與各導電柱層之間的結合力，如此將造成制造工藝繁復且成本提高。(2)當防焊層160設置在介電材料層140與第三導電柱層150上時，亦即在球柵陣列(Ball Grid Array, BGA)封裝工藝中，球柵陣列開口的解析度與防焊層160的膜層厚度均勻性也都會嚴重影響后段封裝工藝的可靠度。
[0007]圖2為公知的嵌入式圖案電鍍封裝結構，其為無芯基板結構。嵌入式圖案電鍍封裝結構20,其包括有第一導電柱層200、第二導電柱層210、介電材料層(DielectricMatetrial Layer) 220、第三導電柱層230、第一防焊層240、第二防焊層250、第一電極層260及第二電極層270。第一導電柱層200具有相對的上表面與下表面,第二導電柱層210設置在第一導電柱層200的上表面上。介電材料層220設置在第一導電柱層200與第二導電柱層210的部份區域內。第三導電柱層230設置在第二導電柱層210與介電材料層220上，第一防焊層240設置在第一導電柱層200與介電材料層220上，第二防焊層250設置在第三導電柱層230與介電材料層220上。第一電極層260設置在第一導電柱層200的下表面上，第二電極層270設置在第三導電柱層230上。
[0008]同理，上述公知的嵌入式圖案電鍍封裝結構依舊具有以下缺點，當第一防焊層240設置在第一導電柱層200與介電材料層220上及第二防焊層250設置在第三導電柱層230與介電材料層220上時。亦即在球柵陣列(Ball Grid Array, BGA)封裝工藝中，球柵陣列開口的解析度與第一防焊層240、第二防焊層250的膜層厚度均勻性也都會嚴重影響后段封裝工藝的可靠度。

【發明內容】

[0009]本發明提出一種封裝裝置及其制作方法，其可直接使用介電材料層進行增層技術布線流程以用來取代公知的鑄模化合物基板結構的第一鑄模化合物層，其可改善公知的細線路設計必須還要使用介電材料層來增加第一鑄模化合物層與各導電層之間的結合力所造成制造工藝繁復且成本提高的缺點。
[0010]本發明提出一種封裝裝置及其制作方法，其可直接使用第一鑄模化合物層來取代公知的鑄模化合物基板結構或嵌入式圖案電鍍封裝結構的防焊層，故可避免再使用防焊層的工藝步驟，其可改善公知的球柵陣列開口的解析度差與防焊層的膜層厚度均勻性不佳的缺點，進而提升后段封裝工藝的可靠度。
[0011]在本發明一實施例中提出一種封裝裝置，其包括一第一導線層、一第一導電柱層、一介電材料層、一第二導線層、一第二導電柱層以及一第一鑄模化合物層。第一導線層具有相對的一第一表面與一第二表面。第一導電柱層設置于第一導線層的第一表面上，其中第一導線層與第一導電柱層嵌設于介電材料層內。第二導線層設置于第一導電柱層與介電材料層上。第二導電柱層設置于第二導線層上，其中第二導線層與第二導電柱層嵌設于第一鑄模化合物層內。
[0012]在本發明一實施例中提出一種封裝裝置，其中第一導線層的第一表面可高、低或同平面于介電材料層，其可再搭配技術特征差異在于第二導電柱層可高、低或同平面于第一鑄模化合物層。
[0013]在本發明一實施例中提出一種封裝裝置，其中介電材料層可完全包覆或部分包覆第一導線層的表壁，第一鑄模化合物層可完全包覆或部分包覆第二導電柱層的表壁。
[0014]在本發明一實施例中提出一種封裝裝置的制造方法，其步驟包括:提供金屬承載板，其具有相對的一第一表面與一第二表面；形成一第一導線層于該金屬承載板的該第一表面上；形成一第一導電柱層于該第一導線層上；形成一介電材料層包覆該第一導線層、該第一導電柱層并位于該金屬承載板的該第一表面上，其中該第一導線層與該第一導電柱層嵌設于該介電材料層內；露出該第一導電柱層；形成一第二導線層于該第一導電柱層與該介電材料層上；形成一第二導電柱層于該第二導線層上；形成一第一鑄模化合物層包覆該第二導線層、該第二導電柱層并位于該介電材料層上，其中該第二導線層與該第二導電柱層嵌設于該第一鑄模化合物層內；露出該第二導電柱層；移除該金屬承載板。
[0015]在本發明另一實施例中提出一種封裝裝置，包括一第一導線層、一介電材料層、一第一導電柱層、一第二導線層以及第一鑄模化合物層。第一導線層具有相對的一第一表面與一第二表面，其中第一導線層嵌設于介電材料層內。第一導電柱層設置于第一導線層與介電材料層上。第二導線層設置于第一導電柱層上，其中第一導電柱層與第二導線層嵌設于第一鑄模化合物層內。
[0016]在本發明另一實施例中提出一種封裝裝置的制造方法，其步驟包括:提供一金屬承載板，其具有相對的一第一表面與一第二表面；形成一第一導線層于金屬承載板的第一表面上；形成一介電材料層包覆第一導線層并位于金屬承載板的第一表面上，其中第一導線層嵌設于介電材料層內；露出第一導線層；形成一第一導電柱層于第一導線層與介電材料層上；形成一第二導線層于第一導電柱層上；形成一第一鑄模化合物層包覆第一導電柱層、第二導線層并位于介電材料層上，其中第一導電柱層與第二導線層嵌設于第一鑄模化合物層內；露出第二導線層；移除金屬承載板。
【附圖說明】
[0017]圖1為公知的鑄模化合物基板結構示意圖；
[0018]圖2為公知的嵌入式圖形電鍍封裝結構示意圖；
[0019]圖3A為本發明第一實施例的封裝裝置示意圖；
[0020]圖3B為本發明第二實施例的封裝裝置示意圖；
[0021]圖3C為本發明第三實施例的封裝裝置示意圖；
[0022]圖3D為本發明第四實施例的封裝裝置示意圖；
[0023]圖3E為本發明第五實施例的封裝裝置示意圖；
[0024]圖3F為本發明第六實施例的封裝裝置示意圖；
[0025]圖3G為本發明第七實施例的封裝裝置示意圖；
[0026]圖3H為本發明第八實施例的封裝裝置示意圖；
[0027]圖4A為本發明第九實施例的封裝裝置示意圖；
[0028]圖4B為本發明第十實施例的封裝裝置示意圖；
[0029]圖4C為本發明第i^一實施例的封裝裝置示意圖；
[0030]圖4D為本發明第十二實施例的封裝裝置示意圖；
[0031]圖4E為本發明第十三實施例的封裝裝置示意圖；
[0032]圖4F為本發明第十四實施例的封裝裝置示意圖；
[0033]圖4G為本發明第十五實施例的封裝裝置示意圖；
[0034]圖4H為本發明第十六實施例的封裝裝置示意圖；
[0035]圖5A為本發明第十七實施例的封裝裝置示意圖；
[0036]圖5B為本發明第十八實施例的封裝裝置示意圖；
[0037]圖5C為本發明第十九實施例的封裝裝置示意圖；
[0038]圖為本發明第二十實施例的封裝裝置示意圖；
[0039]圖5E為本發明第二i^一實施例的封裝裝置示意圖；
[0040]圖5F為本發明第二十二實施例的封裝裝置示意圖；
[0041]圖5G為本發明第二十三實施例的封裝裝置示意圖；
[0042]圖5H為本發明第二十四實施例的封裝裝置示意圖；
[0043]圖6A為本發明第二十五實施例的封裝裝置示意圖；
[0044]圖6B為本發明第二十六實施例的封裝裝置示意圖；
[0045]圖6C為本發明第二十七實施例的封裝裝置示意圖；
[0046]圖6D為本發明第二十八實施例的封裝裝置示意圖；
[0047]圖6E為本發明第二十九實施例的封裝裝置示意圖；
[0048]圖6F為本發明第三十實施例的封裝裝置示意圖；
[0049]圖6G為本發明第三i^一實施例的封裝裝置示意圖；
[0050]圖6H為本發明第三十二實施例的封裝裝置示意圖；
[0051]圖7A為本發明第三十三實施例的封裝裝置示意圖；
[0052]圖7B為本發明第三十四實施例的封裝裝置示意圖；
[0053]圖7C為本發明第三十五實施例的封裝裝置示意圖；
[0054]圖7D為本發明第三十六實施例的封裝裝置示意圖；
[0055]圖7E為本發明第三十七實施例的封裝裝置示意圖；
[0056]圖7F為本發明第三十八實施例的封裝裝置示意圖；
[0057]圖7G為本發明第三十九實施例的封裝裝置示意圖；
[0058]圖7H為本發明第四十實施例的封裝裝置示意圖；
[0059]圖8A為本發明第四i^一實施例的封裝裝置示意圖；
[0060]圖8B為本發明第四十二實施例的封裝裝置示意圖；
[0061]圖8C為本發明第四十三實施例的封裝裝置示意圖；
[0062]圖8D為本發明第四十四實施例的封裝裝置示意圖；
[0063]圖8E為本發明第四十五實施例的封裝裝置示意圖；
[0064]圖8F為本發明第四十六實施例的封裝裝置示意圖；
[0065]圖SG為本發明第四十七實施例的封裝裝置示意圖；
[0066]圖8H為本發明第四十八實施例的封裝裝置示意圖；
[0067]圖9為本發明第一實施例的后段封裝裝置示意圖；
[0068]圖10為本發明第一實施例的封裝裝置制作方法流程圖；
[0069]圖1lA至圖1lN為本發明第一實施例的封裝裝置制作示意圖；
[0070]圖12A為本發明第一實施例的另一后段封裝裝置示意圖；
[0071]圖12B為本發明第一實施例的又一后段封裝裝置示意圖；
[0072]圖13A為本發明第十實施例的后段封裝裝置示意圖；
[0073]圖13B為本發明第二十八實施例的后段封裝裝置示意圖；
[0074]圖14為本發明第四十九實施例的封裝裝置示意圖；
[0075]圖15為本發明第四十九實施例的后段封裝裝置示意圖；
[0076]圖16為本發明第四十九實施例的封裝裝置制作方法流程圖；
[0077]圖17A至圖17M為本發明第四十九實施例的封裝裝置制作示意圖。
[0078]附圖標記說明:10-鑄模化合物基板結構；100_第一導電柱層；110_金屬層；120-第二導電柱層；130_鑄模化合物層；140-介電材料層；150-第三導電柱層；160_防焊層；20_嵌入式圖案電鍛封裝結構；200_第一導電柱層；210_第二導電柱層；220_介電材料層；230_第三導電柱層；240_第一防焊層；250_第二防焊層；260_第一電極層；270_第二電極層;30A、30B、30C、30D、30E、30F、30G、30H-封裝裝置;40A、40B、40C、40D、40E、40F、40G、40H-封裝裝置;50A、50B、50C、50D、50E、50F、50G、50H-封裝裝置;60A、60B、60C、60D、60E、60F、60G、60H-封裝裝置;70A、70B、70C、70D、70E、70F、70G、70H_ 封裝裝置；80A、80B、80C、80D、80E、80F、80G、80H-封裝裝置；30A’ -封裝裝置；90A、90A’ -封裝裝置；300、300A、300’-第一導線層；302、302A、302’-第一導線層的第一表面；304、304A、304’-第一導線層的第二表面；310_第一導電柱層；310’_第二導線層；310A-第一導電柱層；310B_第二導線層；310C-第二導電柱層；320、320A-介電材料層；330_第二導線層；330’ -第一導電柱層；330A-第三導線層；332’ -第一導電柱層的第一表面；34