一種系統級封裝結構及用于該結構的閃存裸片測試方法
【技術領域】
[0001]本發明屬于系統級封裝芯片領域，特別涉及一種系統級封裝結構及用于該結構的閃存裸片測試方法。
【背景技術】
[0002]隨著封裝技術的進步，將不同芯片裸片，如閃存芯片裸片和主芯片裸片封裝在一起，是一種常見的技術手段，該技術簡稱SiP(System in package，系統級封裝)。系統級封裝技術能有效降低芯片應用整體B0M(Bill of Materials，物料清單)成本，但是會給芯片測試帶來一定的挑戰。
[0003]在將閃存裸片和主芯片裸片封裝在一起后，如果不將閃存裸片管腳拉到封裝后芯片外面，則無法直接測量閃存裸片，只能通過主芯片中的閃存控制器對閃存裸片進行讀寫訪問以對閃存裸片的連接和功能進行測試，判斷閃存裸片和主芯片的連接是否完整以及閃存裸片是否損壞。利用閃存控制器對閃存裸片進行測試的系統級封裝結構，包括閃存裸片、主芯片裸片和主芯片裸片上的閃存控制器，閃存裸片上設有第一管腳，主芯片裸片上設有第二管腳、第三管腳以及與第三管腳相連的伸至外部的第四管腳、第五管腳以及與第五管腳相連的伸至外部的第六管腳。閃存控制器通過第二管腳與第一管腳相連，通過控制閃存控制器可以對閃存裸片進行讀寫操作。現有技術的第四管腳和第六管腳是封裝在外部的系統級封裝正常工作時的功能管腳。
[0004]由于閃存裸片有很多供應商，每一家供應商提供的閃存裸片的測試方法和測試要求可能不完全一樣，因此利用閃存控制器對閃存裸片進行測試的方法受限于閃存控制器所能實現的功能特性。如果閃存控制器沒有實現某些閃存裸片供應商的部分測試功能，將導致閃存裸片的部分測試功能在實際測試過程中無法完成。
[0005]如果將閃存裸片管腳拉到封裝后芯片外面以進行測試，則封裝后芯片會多出一些管腳，導致芯片的封裝成本上升。
【發明內容】
[0006]利用閃存控制器對系統級封裝閃存裸片進行測試時，受限于閃存控制器所能實現的功能特性，部分測試功能無法完成;將系統級封裝閃存裸片管腳拉到封裝后芯片外面以進行測試，則封裝后芯片會多出一些管腳，芯片的封裝成本高。本發明的目的在于，針對上述現有技術的不足，提供一種系統級封裝結構及用于該結構的閃存裸片測試方法。
[0007 ]為解決上述技術問題，本發明所采用的技術方案是:
一種系統級封裝結構，包括閃存裸片、主芯片裸片和主芯片裸片上的閃存控制器，還包括若干條復用支路，所述復用支路包括閃存裸片上的第一管腳，主芯片裸片上的數據選擇器、第一數據分配器、第二管腳和第三管腳，與第三管腳相連的伸至外部的第四管腳;所述第一數據分配器的輸入端與第三管腳相連，第一數據分配器的第一輸出端與數據選擇器的第一輸入端相連，第一數據分配器的第二輸出端與主芯片裸片上的第一功能模塊相連，第一數據分配器的選擇信號輸入端與主芯片裸片上的可編程邏輯塊相連;所述數據選擇器的第二輸入端與閃存控制器相連，所述數據選擇器的輸出端通過第二管腳與第一管腳相連，所述數據選擇器的開關信號輸入端與主芯片裸片上的第五管腳相連，第五管腳與伸至外部的第六管腳相連。
[0008]借由上述結構，本發明的第四管腳為測試和功能復用管腳，當需要進行測試時，可以通過邏輯編程控制從第四管腳輸入的信號是作為測試用管腳還是功能信號管腳。當作為測試用管腳時，從第四管腳輸入的測試信號依次經第三管腳、第一數據分配器、數據選擇器和第二管腳輸出至閃存裸片的第一管腳，從而對閃存裸片進行測試；當作為功能信號管腳時，從第四管腳輸入的測試信號通過第一數據分配器的第二輸出端輸出至主芯片裸片的第一功能模塊，不影響系統級封裝正常使用時的功能。與現有技術相比，為了達到測試的目的，只需要增加一個測試使能控制管腳，即第六管腳。
[0009]進一步地，還包括第二數據分配器，所述第二數據分配器的輸入端與第五管腳相連，所述第二數據分配器的第一輸出端與所述數據選擇器的開關信號輸入端相連，所述第二數據分配器的第二輸出端與主芯片裸片上的第二功能模塊相連，所述第二數據分配器的選擇信號輸入端與所述可編程邏輯塊相連。
[0010]借由上述結構，第六管腳可以作為測試使能控制和功能復用管腳，當需要進行測試時，可以通過邏輯編程控制從第六管腳輸入的信號是作為測試使能控制用管腳還是功能信號管腳。當作為測試使能控制管腳時，從第六管腳輸入的測試使能控制信號依次經第五管腳、第二數據分配器進入數據選擇器的開關信號輸入端，控制數據選擇器的輸出端輸出測試信號至閃存裸片；當作為功能信號管腳時，從第六管腳輸入的測試信號通過第二數據分配器的第二輸出端輸出至主芯片裸片的第二功能模塊，不影響系統級封裝正常使用時的功能。與現有技術相比，為了達到測試的目的，所有的與測試有關的管腳都是復用管腳，不需要為測試用而增加額外管腳。
[0011]進一步地，還包括一次性可編程存儲器、反相器和與門，所述一次性可編程存儲器的輸出端與反相器的輸入端相連，反相器的輸出端與與門的第一輸入端相連，所述與門的第二輸入端與第五管腳相連，所述與門的輸出端與所述數據選擇器的開關信號輸入端相連。
[0012]進一步地，還包括一次性可編程存儲器、反相器和與門，所述一次性可編程存儲器的輸出端與反相器的輸入端相連，反相器的輸出端與與門的第一輸入端相連，所述與門的第二輸入端與第二數據分配器的第一輸出端相連，所述與門的輸出端與所述數據選擇器的開關信號輸入端相連。
[0013]設置一次性可編程存儲器，和第六管腳共同控制是否進行測試。由于一次性可編程存儲器只能由O寫為I，因此，當測試結束，將一次性可編程存儲器由O寫為I，從而不管與門的第二輸入端輸入何種信號，與門的輸出信號總是控制數據選擇器的輸出信號為從閃存控制器輸入的信號。即，測試結束后，測試功能就關閉，不能再打開，保證了系統級封裝芯片的安全性。
[0014]基于同一個發明構思，本發明還提供了一種閃存裸片測試方法，用于所述的系統級封裝結構，測試前，利用可編程邏輯塊控制第一數據分配器的輸入信號從第一數據分配器的第一輸出端輸出，同時利用第六管腳控制數據選擇器的輸出信號為從數據選擇器的第一輸入端輸入的信號；測試時，對第四管腳施加測試信號；測試后，利用可編程邏輯塊控制第一數據分配器的輸入信號為從第一數據分配器的第二輸出端輸出。
[0015]進一步地，在系統級封裝結構中還包括第二數據分配器，所述第二數據分配器的輸入端與第五管腳相連，所述第二數據分配器的第一輸出端與所述數據選擇器的開關信號輸入端相連，所述第二數據分配器的第二輸出端與主芯片裸片上的第二功能模塊相連，所述第二數據分配器的選擇信號輸入端與所述可編程邏輯塊相連;測試前，還利用可編程邏輯塊控制第二數據分配器的輸入信號從第二數據分配器的第一輸出端輸出；測試后，還利用可編程邏輯塊控制第二數據分配器的輸入信號從第二數據分配器的第二輸出端輸出。
[0016]進一步地，在系統級封裝結構中還包括一次性可編程存儲器、反相器和與門，所述一次性可編程存儲器的輸出端與反相器的輸入端相連，反相器的輸出端與與門的第一輸入端相連，所述與門的第二輸入端與第五管腳相連，所述與門的輸出端與所述數據選擇器的開關信號輸入端相連;測試前，利用第六管腳和一次性可編程存儲器經過與門后的輸出信號控制數據選擇器的輸出信號為從數據選擇器的第一輸入端輸入的信號。
[0017]進一步地，在系統級封裝結構中還包括一次性可編程存儲器、反相器和與門，所述一次性可編程存儲器的輸出端與反相器的輸入端相連，反相器的輸出端與與門的第一輸入端相連，所述與門的第二輸入端與第二數據分配器的第一輸出端相連，所述與門的輸出端與所述數據選擇器的開關信號輸入端相連;測試前，利用第二數據分配器和一次性可編程存儲器經過與門后的輸出信號控制數據選擇器的輸出信號為從數據選擇器的第一輸入端輸入的信號。
[0018]與現有技術相比，本發明可以直接測量閃存裸片，而不需要通過閃存控制器對閃存裸片進行測量，能測試閃存裸片的全部測試功能；同時不需將閃存裸片管腳拉到封裝后芯片外面進行測試，封裝后芯片只額外增加一個管腳或不增加管腳，降低了芯片的封裝成本。
[0019]
【附圖說明】
[0020]圖1為本發明一實施例的結構示意圖。
[0021 ]其中，I為閃存裸片，2和3為第一管腳，4和5為第二管腳，6為第六管腳，7為一次性可編程存儲器，8為反相器，9為與門，10為閃存控制器，11和12為數據選擇器，13和14為第一數據分配器，15和16為第一功能模塊，17和18為第三管腳，19和20為第四管腳，21為主芯片裸片，22為第五管腳，23為第二功能模塊，24為第二數據分配器，25為可編程邏輯塊。
[0022]
【具體實施方式】
[0023]如圖1所示，本發明系統級封裝結構的一實施例包括閃存裸片1、主芯片裸片21和主芯片裸片21上的閃存控制器10，還包括若干條復用支路，所述復用支路包括閃存裸片I上的第一管腳2，3，主芯片裸片21上的數據選擇器11，12、第一數據分配器13，14、第二管腳4，5和第三管腳17，18，與第三管腳17，18相連的伸至外部的第四管腳19，20;所述第一數據分配器13，14的輸入端與第三管腳17，18相連，第一數據分配器13，14的第一輸出端與數據選擇器11，12的第一輸入端相連，第一數據分配器13，14的第二輸出端與主芯片裸片21上的第一功能模塊15，16相連，第一數據分配器13，14的選擇信號輸入端與主芯片裸片21上的可編程邏輯塊25相連;所述數據選擇器11，12的第二輸入端與閃存控制器10相連，所述數據選擇器11，12的輸出端通過第二管腳4，5與第一管腳2，3相連，所述數據選擇器11，12的開關信號輸入端與主芯片裸片21上的第五管腳22相連，第五管腳22與伸至外部的第六管腳6相連。
[0024]還包括第二數據分配器24，所述第二數據分配器24的輸入端與第五管腳22相連，所述第二數據分配器24的第一輸出端與所述數據選擇器11，12的開關信號輸入端相連，所述第二數據分配器24的第二輸出端與主芯片裸片21上的第二功能模塊23相連，所述第二數據分配器24的選擇信號輸入端與所述可編程邏輯塊25相連。
[0025]還包括一次性可編程存儲器7、反相器8和與門9，所述一次性可編程存儲器7的輸出端與反相器8的輸入端相連，反相器8的輸出端與與門9的第一輸入端相連，所述與門9的第二輸入端與第二數據分配器24的第一輸出端相連，所述與門9的輸出端與所述數據選擇器11，12的開關信號輸入端相連。