一種改善半導體樣品定點研磨過程中平坦性的方法
【技術領域】
[0001]本發明涉及半導體制造工藝，特別是涉及一種改善半導體樣品研磨過程中平坦性的方法。
【背景技術】
[0002]集成電路在研制，生產和使用中都會發生失效，通過失效分析工作可以提高產品的合格率和可靠性以及提供設計驗證和設計糾錯，加快產品的研制速度，因此失效分析是半導體生產過程中必不可少的一個環節。失效分析的特征是利用高倍顯微鏡和掃描顯微鏡等設備觀察失效部位的形狀、大小、位置、顏色、機械和物理結構、物理特性等，表征并闡明與以上失效模式有關的各種失效現象。
[0003]失效分析的常用工具透射電子顯微鏡(TEM)，一般被用來分析樣品的形貌、金相結構和樣品成品分析。隨著IC的線度向亞微米發展，TEM極高的分辨率和極強的分析能力要求電子束穿透樣品，樣品觀察區需要研磨使其厚度減薄至0.1um以下，這就使得半導體樣品的制備很困難。因此對于TEM分析來說最為關鍵的一步就是制樣，樣品制作的好壞直接關系到失效分析結果的完整與準確。
[0004]對于銅制程而言，采用的是大馬士革結構的布線方式，其引入使得晶片表面既有很密集的金屬互連區域，也有幾乎無圖形的區域(或沒有金屬線)。當金屬線緊密地擠在一起時，機械研磨過程中對金屬結構可能產生不必要的侵蝕。另外，當研磨至S12介質層與銅導線時，因兩者的硬度不同，抗磨性也不同，所以會造成缺陷以及研磨后晶片表面的不平坦。
[0005]在失效分析過程中，對大馬士革布線方式的銅制程樣品而言，目前并沒有成熟的逐層研磨方法來保證樣品表面的平坦性，主要是通過人工定點研磨，一邊磨一邊用顯微鏡觀察目標點的方法。
[0006]同時，為了降低集成電路中寄生電容，導線間的介質材料使用低K介電常數材料代替氧化硅。而低介電常數材料的機械性能較弱，更容易被機械研磨過程中的機械作用損傷，甚至由于按壓造成材料變形。而失效分析很難避免表面研磨，目前并無適合的方法來解決。
[0007]失效分析的另一對象是已經封裝的芯片，目標點處于芯片的邊緣地帶。研磨受到邊緣效應的影響，邊緣研磨速度非常快使得目標點不完整甚至很容易被磨掉，導致失效工作的失敗。如果要解決上述問題，可以適當修改光罩，加一些傀儡結構，缺點是工藝更復雜，會造成成本的上升，同時也會給芯片切割帶來潛在的隱患。
[0008]鑒于此，有必要提供一種新的方法以解決上述技術問題。

【發明內容】

[0009]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種改善半導體樣品定點研磨過程中平坦性的方法，用于解決現有技術中用于失效分析的樣品在研磨過程中引起表面材料變形以及由于邊緣效應導致的目標點不完整的問題。
[0010]為實現上述目的及其他相關目的，本發明提供一種改善半導體樣品定點研磨過程中平坦性的方法，其特征在于，該方法包括以下步驟:
[0011](I)提供一半導體樣品，所述半導體樣品中包含用于失效分析的目標點；
[0012](2)刻蝕所述半導體樣品，形成包圍該目標點的槽；
[0013](3)在所述槽中填充金屬，形成包圍目標點的金屬框。
[0014]優選地，所述步驟(2)中采用聚焦離子束刻蝕工藝刻蝕所述半導體樣品，形成包圍該目標點的槽。
[0015]優選地,所述包圍該目標點的槽為閉合槽；所述包圍目標點的金屬框為閉合金屬框。
[0016]優選地，所述包圍該目標點的槽的截面形狀為圓形或者任意多邊形。
[0017]優選地，所述步驟(3)中的金屬包括鎢或鉬。
[0018]優選地，所述步驟(I)中的目標點位于芯片的邊緣。
[0019]優選地，所述槽的截面為正方形，所述目標點與槽的內邊框垂直距離大于或等于5um。
[0020]優選地，所述槽的深度h為l-4um，所述槽的寬度d為0.5-2um。
[0021]優選地，所述槽的橫截面形狀為U型或V型。
[0022]如上所述，本發明提供的改善半導體樣品定點研磨過程中平坦性的方法，具有以下有益效果:目標點周圍形成金屬框使得目標點周圍結構均勻，有利于使研磨平穩得進行，提高樣品表面研磨的可控性和平整度；目標點四周有金屬框支撐，對目標點起到保護作用，可以起到減少研磨壓力對前層材料造成的變形，為失效分析后期制備不同方向的半導體樣品做好了準備；金屬框的形成，使目標點在光學/電子顯微鏡下形成了明顯的標識，不需要額外做標記；對于處于芯片邊緣的目標點，克服了邊緣效應對失效分析的影響。
【附圖說明】
[0023]圖1顯示為本發明的一種改善半導體樣品定點研磨過程中平坦性的方法的流程圖。
[0024]圖2a顯示為本發明一實施例的俯視示意圖。
[0025]圖2b顯示為圖2a沿著AA方向的剖面結構示意圖。
[0026]圖2c顯示為圖2b中閉合槽23中填充金屬后的剖面示意圖。
[0027]圖2d、圖2e分別顯示為不同于圖2b中閉合槽23的另外兩種閉合槽的橫截面示意圖。
[0028]圖3為本發明的另一實施例的俯視示意圖。
[0029]圖4顯示為不同于圖2a中閉合槽23的另一種閉合槽的剖面示意圖。
[0030]圖5、圖6分別顯示為不同于圖2a中閉合槽23的另外兩種非閉合槽的剖面示意圖。
[0031]元件標號說明
[0032]21晶片
[0033]22、32目標點
[0034]23、33、41閉合槽
[0035]211晶片有效層
[0036]212硅襯底
[0037]231金屬框
[0038]24U型橫截面槽
[0039]25V型橫截面槽
[0040]31芯片
[0041]51半圓形非閉合槽
[0042]61任意多邊形非閉合槽
【具體實施方式】
[0043]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0044]請參閱圖1至圖6。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為復雜。在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的范圍內。
[0045]為了徹底了解本發明，將在下列的描述中提出詳細的步驟，以便說明本發明是如何解決現有技術中用于失效分析的樣品在研磨過程中引起表面材料變形以及由于邊緣效應導致的目標點不完整的問題。顯然，本發明的實施并不限定半導體領域技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述之外，本發明還可以具有其他實施方式。
[0046]實施例一
[0047]如圖1所示，本實施例中以用于做失效分析的晶片作為半導體樣品說明。所述改善半導體樣品定點研磨過程中平坦性的方法至少包括步驟Sll到步驟S13。步驟Sll:提供一晶片21，該晶片中包含用于失效分析的目標點。需要說明的是該晶片指的是經過集成電路制造工藝生產后的未經切割的完整的晶片，該晶片滿足45nm及其以下的制造工藝。
[0048]如圖2a所示的是一個制作樣品的俯視圖，圖中的十字形點狀結構表示目標點22,用于失效分析的目標點22可能處于晶片21切割道上，也可能處于晶片21切割道以外的位置。無論是以上哪種情況，其共有的性質是，該目標點22的周圍較空曠，即目標點22的四周都沒有設計足夠的傀儡結構。目標點的搜尋可以用聚焦離子束(FIB)機臺進行定位。其中一種方法是用FIB配備的自動定位導航系統定位，當生產線的缺陷檢視系統發現制程異常時，可將晶片上缺陷的計算機檔案傳送到自動定位導航系統，離子束顯微鏡即可迅速找到缺陷的位置；另一種方法是用光學顯微鏡輔助掃描電子顯微鏡SEM來定位。SEM具有視野大的特性，而且由于光對晶片上二氧化硅層次的穿透性很好，因此需要先在SEM下確定(目標點)失效點的大致位置，然后將已經標出的大致失效位置的樣品放入FIB用電子束觀察，由于電子束掃描顯微鏡的倍率很高，這樣便可以在這個標記出的區域中，根據晶片上的圖形區域的不同，找到失效的目標點的位置。除此以外，還可以用比如FIB的電位對比度方法或者對樣品加電后借助紅外熱像儀的方法以及液晶測試等方法找到目標點。
[0049]步驟