一種半導體器件及其制造方法
【技術領域】
[0001]本發明涉及半導體制造工藝，具體而言涉及一種實施銅互連工藝時形成具有雙應力的覆蓋層的方法以及具有該覆蓋層的半導體器件。
【背景技術】
[0002]對于半導體器件中的邏輯電路而言，銅金屬互連層的層數達到數層乃至十數層。隨著半導體器件特征尺寸的不斷減小，各金屬互連層之間的電容性串音的影響日益顯著；為了解決電容性串音的問題，在各金屬互連層之間布置超低k介電層(k代表介電常數，其通常小于2.5)是一種很好的解決問題的方式。如圖1A所示，在形成有前端器件的半導體襯底100上形成有自下而上層疊的蝕刻停止層101和第一超低k介電層102，在第一超低k介電層102中形成有與所述前端器件連通的第一銅金屬互連結構103，在第一銅金屬互連結構103中形成有第一銅金屬互連層104。
[0003]在第一銅金屬互連層104的上方可以形成連通其的第二銅金屬互連層。首先，如圖1B所示，依次形成覆蓋第一超低k介電層102和第一銅金屬互連層104的覆蓋層101’和第二超低k介電層102’ ；接著，在第二超低k介電層102’中形成連通第一銅金屬互連層104的第二銅金屬互連層。
[0004]形成第二超低k介電層102’之后在其中形成用于填充第二銅金屬互連層的第二銅金屬互連結構之前，通常采用紫外輻照使其固化以進一步提升其機械強度。由于第二超低k介電層102’ 一般具有多孔性，其僅能吸收大約40%的紫外輻照所產生的紫外光，其余大約60%的紫外光穿透到第二超低k介電層102’下方的覆蓋層101’，進而造成下述問題:第一，導致紫外光固化效率的下降，造成固化時間的增加以及晶圓產出量的下降；第二，導致覆蓋層101’的應力狀態的改變，即從原有的壓應力轉變為張應力，造成覆蓋層101’和第二超低k介電層102’之間的界面特性變差，削弱第二超低k介電層102’的機械強度;第三，造成第二超低k介電層102’下方的各個材料層之間的附著性變差。
[0005]因此，需要提出一種方法，以解決上述問題。

【發明內容】

[0006]針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括:提供半導體襯底，在所述半導體襯底上依次形成蝕刻停止層和第一超低k介電層，并在所述第一超低k介電層中形成銅金屬互連層；回蝕刻所述第一超低k介電層，以在所述銅金屬互連層的兩側形成凹槽；沉積具有壓應力的覆蓋層，以覆蓋所述銅金屬互連層的頂部以及所述凹槽的底部和側壁；在所述覆蓋層上沉積第二超低k介電層，并執行化學機械研磨直至露出位于所述銅金屬互連層頂部的覆蓋層；沉積第三超低k介電層，以覆蓋所述第二超低k介電層和位于所述銅金屬互連層頂部的覆蓋層；對所述第三超低k介電層和所述第二超低k介電層實施紫外光固化處理，以使所述覆蓋層位于所述銅金屬互連層的頂部和上部側壁上的部分具有張應力。
[0007]進一步，所述蝕刻為反應離子蝕刻或者濕法蝕刻，所述凹槽的深度為200-1000埃。
[0008]進一步，所述凹槽的深度為400-800埃。
[0009]進一步，所述覆蓋層的厚度為150-500埃，所述覆蓋層由單層材料構成。
[0010]進一步，所述第三超低k介電層對所述紫外光的折射率大于所述第二超低k介電層對所述紫外光的折射率。
[0011]進一步，所述紫外光固化的工藝參數為:產生所述紫外光的紫外燈的旋轉速率為2-4deg/sec，溫度為300-400°C，壓力為2_12Torr，通入氦氣和氬氣的流量均為5000-20000sccm,處理時間為 60_240min。
[0012]進一步，形成所述銅金屬互連層之前，還包括在所述銅金屬互連層所在的銅金屬互連結構的底部和側壁上依次形成銅金屬擴散阻擋層和銅金屬種子層的步驟。
[0013]進一步，形成所述銅金屬互連層之后，還包括執行化學機械研磨直至露出所述第一超低k介電層的步驟。
[0014]進一步，所述第一超低k介電層、所述第二超低k介電層和所述第三超低k介電層的介電常數均小于2.5。
[0015]本發明還提供一種如上述制造方法中的任一方法制造的半導體器件。
[0016]根據本發明，可以形成所述具有雙應力的覆蓋層，其位于所述銅金屬互連層的頂部和上部側壁上的部分具有張應力，位于所述銅金屬互連層的其余部分所在的第一超低k介電層上的部分具有壓應力，有效抑制所述銅金屬互連層的擴散行為的同時，提高對形成在所述覆蓋層上的第二超低k介電層以及第三超低k介電層的紫外光固化效率。
【附圖說明】
[0017]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。
[0018]附圖中:
[0019]圖1A示出了根據現有技術形成連通前端器件層的第一銅金屬互連層之后的器件的示意性剖面圖；
[0020]圖1B示出了在圖1A中示出的第一銅金屬互連層和第一超低k介電層之上形成自下而上層疊的覆蓋層和第二超低k介電層之后的器件的示意性剖面圖；
[0021]圖2A-圖2F為根據本發明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0022]圖3為根據本發明示例性實施例的方法依次實施的步驟的流程圖。
【具體實施方式】
[0023]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0024]為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的實施銅互連工藝時形成具有雙應力的覆蓋層的方法以及具有該覆蓋層的半導體器件。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0025]應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0026][示例性實施例]
[0027]下面，參照圖2A-圖2F和圖3來描述根據本發明示例性實施例的方法實施銅互連工藝時形成具有雙應力的覆蓋層的詳細步驟。
[0028]參照圖2A-圖2F，其中示出了根據本發明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖。
[0029]首先，如圖2A所示，其示出了根據現有技術在半導體襯底200上形成第一層銅金屬互連層203之后的器件的示意性剖面圖。根據現有技術的一個優選實施例，采用雙大馬士革工藝形成銅金屬互連層203。
[0030]首先，提供半導體襯底200，采用化學氣相沉積工藝在半導體襯底200上依次形成蝕刻停止層201和第一超低k介電層202。
[0031]在半導體襯底200上形成有前端器件，為了簡化，圖例中未予示出。所述前端器件是指實施半導體器件的后端制造工藝(BEOL)之前形成的器件，在此并不對前端器件的具體結構進行限定。所述前端器件包括柵極結構，作為一個示例，柵極結構包括自下而上依次層疊的柵極介電層和柵極材料層。在柵極結構的兩側形成有側壁結構，在側壁結構兩側的半導體襯底200中形成有源/漏區，在源/漏區之間是溝道區；在柵極結構的頂部以及源/漏區上形成有自對準硅化物。
[0032]蝕刻停止層201的材料優選SiCN、SiC或SiN，其作為后續蝕刻第一超低k介電層202以在其中形成用于填充銅金屬互連層203的銅金屬互連結構的蝕刻停止層的同時，可以防止銅金屬互連層203中的銅擴散到所述前端器件所在的層間介電層中。
[0033]第一超低k介電層202的構成材料可以選自本領域常見的介電常數(k值)小于
2.5的材料，例如k值為2.2的甲基硅酸鹽化合物(Methyl Silsesqu1xane，簡稱MSQ)。
[0034]接下來，在第一超低k介電層202中形成連通所述前端器件的銅金屬互連結構。形成所述銅金屬互連結構的步驟包括:在第一超低k介電層202上依次形成緩沖層和硬掩膜層，緩沖層的作用是在后續研磨形成的銅金屬互連層203時避免機械應力對第一超低k介電層202的多孔化結構造成損傷；在硬掩膜層中形成第一開口，以露出下方的緩沖層，所述第一開口用作所述銅金屬互連結構中的溝槽的圖案；在緩沖層和第一超低k介電層202中形成第二開口，所述第二開口用作所述銅金屬互連結構中的通孔的圖案；以硬掩膜層為掩膜，同步蝕刻緩沖層和第一超低k介電層202，以在第一超低k介電層202中形成所述銅金屬互連結構，即同步形成所述銅金屬互連結構中的溝槽和通孔，所述蝕刻于露出蝕刻停止層201時終止；去除通過所述銅金屬互連結構露出的蝕刻停止層201，以使所述銅金屬互連結構與所述前端器件連通，在本實施例中，采用干法蝕刻工藝實施所述蝕刻停止層201的去除；執行蝕刻后處理過程，以去除前述蝕刻過程所產生的殘留物質和雜質。
[0035]上述形成