專利名稱：混合信號集成電路裝置中的模擬電路的自我自動校準的制作方法
技術領域：
本發明涉及具有模擬輸入裝置的集成電路，且更特定來說涉及一種用于最小化集成電路模擬輸入裝置中的輸入偏移電壓的自動校準電路。
背景技術：
集成電路正變得更為精細，而在價格上繼續走低。模擬功能與數字功能兩者的組合制作于集成電路裸片上或封裝于多芯片封裝(MCP)中正變得更為普遍且進一步增加使用性且降低消費者及工業產品的成本。微控制器及模擬與數字電路功能在集成電路裸片上或在MCP中的組合還擴展應用的使用范圍。消費者及商業產品(例如，舉例來說但不限于器具、電信裝置、汽車、安全系統、全家即熱式熱水器、自動調溫器及類似物)由集成電路微控制器控制。用于接收傳感器信息的模擬輸入及用于控制功能的模擬輸出對于這些微控制器的應用是必需的。目前為止，使用單獨且離散的模/數及數/模接口來將數字微控制器連接到外部模擬世界。
使用與單獨的運算放大器(op-amp)結合的模擬輸入裝置(例如，模/數轉換器 (ADC))來將隨時間變化的模擬信號轉換成其數字表示以用于耦合到數字輸入及供微控制器使用。電壓及電流電平也由離散的集成電路電壓比較器檢測，所述離散的集成電路電壓比較器在某一模擬值存在于所述比較器的輸入上時改變數字輸出狀態。
所述op-amp (及比較器)通常是差分輸入(反相及非反相輸入)模擬裝置，且所述op-amp的電路具有固有的直流電(DC)輸入偏移電壓，此電壓導致所述op-amp的輸出為非零，其中差分輸入(例如，連接在一起的輸入)之間的輸入電壓為零。許多應用需要具有非常小的輸入偏移電壓的op-amp。為實現小的輸入偏移電壓，通常在op-amp的生產中需要校準步驟。此校準步驟在op-amp的制造/測試期間花費時間，且因此通常執行起來較昂貴。通常在一個操作點(例如，溫度、共用模式電壓等)處執行校準，以便不在其制造/測試中補償操作環境(例如，溫度、電壓等)的改變。技術現在已發展到模擬輸入及輸出裝置可制作于同一集成電路裸片上且所述同一集成電路裸片上還制作有數字微控制器及其支持邏輯及存儲器的程度。此產生額外問題，因為用以測試數字微控制器功能的設備不能夠有效地執行對模擬功能的在線校準。因此，制造時需要額外的測試設備及測試步驟。

發明內容
因此，需要一種可在最終用戶系統應用中校準以滿足在正常操作及其任何改變期間可遇到的所有操作條件(例如，溫度、電壓、電流、速度、功率、壓力、濕度等)的所需規范及操作參數且可大量生產以降低總生產成本的模擬輸入裝置。所述模擬輸入裝置可以是具有模擬功能及數字功能兩者的集成電路(例如，混合信號裝置)的部分。所述模擬輸入裝置可包括但不限于差分或單端輸入運算放大器、比較器、可編程增益放大器(PGA)、儀表放大器(ΙΝΑ)、低噪聲放大器等。本發明的教示也可擴展到PGA或INA的增益修整。此種集成電路裝置的實例描述于哈托諾達瑪瓦斯庫塔(Hartono Darmawaskita)、雷頓埃加(Layton Eagar)及米蓋爾莫瑞諾(Miguel Moreno)的標題為“集成電路模擬輸入裝置中用以最小化輸入偏移電壓的自動校準電路(Auto-Calibration Circuit to Minimize Input Offset Voltage in an Integrated Circuit Analog Input Device)，，的第 6，456，335 號共同擁有美國專利中，且其出于所有目的以引用方式并入本文中。
根據本發明的教示，可借助用于當用戶及/或事件的發生請求時自動校準模擬電路的設備及方法來滿足此需要。用戶可在需要時經由到混合信號集成電路的自動校準 (Acal)輸入來調用自動校準。外部電壓校準(Vm)輸入可用于將混合信號集成電路自動校準到用戶供應的共用模式電壓參考。也可在例如(舉例來說但不限于)以下事件中的任何一者或一者以上發生后即刻起始混合信號集成電路的自動校準1)檢測到自動校準數據損壞，例如對以數字方式存儲在混合信號集成電路中的自動校準數據值的奇偶校驗；2)在可編程的超時周期之后導致校準請求的內部計時器；3)由溫度傳感器所確定的內部集成電路裸片溫度的改變；及4)電源及/或來自內部調節器(例如，偏壓網絡)的內部電源電壓改變。
另外，用戶可補償末端系統中的變化，包括操作點(例如電源、共用模式等)、環境改變(例如，溫度、濕度等)且還補償組件的隨時間漂移(例如，老化作用等)。
模擬輸入裝置具有輸入偏移電壓補償或修整電路，其通過在模擬輸入裝置的差分輸入之間施加(舉例來說但不限于)相反極性電壓來抵消或補償裝置輸入偏移電壓，以便最小化模擬裝置的輸出處的所得電壓誤差。可使用模擬輸入裝置的差分輸入電路中的電阻、電流源及/或電壓源的切換來補償輸入偏移電壓誤差。另外，可使用數/模轉換器(DAC) 來產生補償電壓以克服輸入偏移電壓誤差。本發明的范圍涵蓋，可利用補償輸入偏移電壓誤差的其它方式，只要可通過向其施加數字值來對其進行控制。
使用數字控制電路來將數字字施加到輸入偏移電壓補償電路以用于確定表示所需輸入偏移電壓補償的數字值。所述數字控制電路可使用所述數字字的各種數字值的線性搜索或二進制搜索。另外，所述數字控制電路還可在其“校準模式”期間控制反相與非反相輸入的切換、輸出、及模擬輸入裝置的反饋增益確定電阻器。
電壓比較器將模擬輸入裝置的輸出與電壓參考相比較。當所述模擬輸入裝置的輸出等于或大于所述電壓參考時，所述比較器輸出從第一邏輯電平切換到第二邏輯電平。所述比較器的輸出連接到所述數字控制電路且通過改變其輸出邏輯電平來向所述數字控制電路發信。
所述電壓參考可以是可編程的以用于在校準循環期間選擇待施加到所述模擬輸入裝置及比較器輸入的所需電壓值。此允許能夠使電壓參考變化以便促進校準于非常接近使用的應用的電壓的共用模式電壓處。可在起始模擬輸入裝置的自動校準之前將適當電壓參考值寫入到與電壓參考電路相關聯的控制寄存器。在其輸入偏移電壓補償校準期間可將不同電壓參考值用于不同模擬輸入裝置。
所述模擬輸入裝置的輸入偏移電壓補償電路具有保持補償所述輸入偏移電壓所需要的數字值的存儲寄存器或存儲器。此存儲寄存器可以是易失性的或非易失性的，此取決于所需應用。因此，不需要制造及/或測試期間的工廠校準，可消除可編程熔絲鏈修整， 且增加最終用戶應用靈活性。
多個模擬輸入裝置可通過在所述多個模擬輸入裝置中的每一者之間多路復用數字控制電路及比較器而使其輸入偏移電壓得到補償。因此減小電路及裸片面積，從而節約成本并改善混合信號集成電路裝置的可靠性。
根據本發明的具體實例性實施例，一種集成電路具有至少一個模擬輸入裝置及用以最小化至少一個模擬輸入裝置中的輸入偏移電壓的自動校準電路，所述集成電路包含 至少一個模擬輸入裝置，其具有數控輸入偏移電壓補償電路；及自動校準電路，所述自動校準電路耦合到所述至少一個模擬輸入裝置且耦合到所述輸入偏移電壓補償電路，其中在由事件起始的自動校準循環期間在所述至少一個模擬輸入裝置中最小化輸入偏移電壓。
根據本發明的另一具體實例性實施例，一種用于在事件的發生后即刻最小化模擬輸入裝置中的輸入偏移電壓的方法，所述方法包含以下步驟(a)檢測事件的發生；(b)在檢測到事件的發生后即刻將具有輸入偏移電壓補償電路的模擬輸入裝置從正常模式切換到自動校準模式；(c)將參考電壓施加到所述模擬輸入裝置；(d)通過以下操作最小化所述模擬輸入裝置的輸入偏移電壓(i)測量所述模擬輸入裝置的輸出電壓；及(ii)將輸入偏移補償值施加到所述輸入偏移電壓補償電路直到來自所述模擬輸入裝置的輸出電壓處于所需值為止且接著存儲最小化所述模擬輸入裝置的所述輸入偏移電壓的所述輸入偏移補償值 ’及(e)將所述模擬輸入裝置從所述校準模式切換到所述正常模式。


結合附圖參照下文說明可更全面地理解本發明，附圖中 圖1圖解說明根據本發明的具體實例性實施例的用于差分輸入運算放大器的自我自動校準裝置的示意性框圖； 圖2圖解說明圖1中所示的自我自動校準裝置的模擬部分的示意性框圖； 圖3圖解說明圖1中所示的自我自動校準裝置的數字校準部分的示意性電路框圖；及 圖4圖解說明圖1中所示的自我自動校準裝置的校準序列的示意性狀態圖。
雖然本發明易于作出各種修改及替代形式，但在圖式中是顯示并在本文中詳細描述其具體實例性實施例。然而，應理解，本文對具體實例性實施例的說明并非打算將本發明限定于本文中所揭示的具體形式，而是相反，本發明打算涵蓋所附權利要求書所界定的所有修改及等效形式。
具體實施例方式現在參考圖式，其示意性地圖解說明實例性實施例的細節。圖式中，相同的元件將由相同的編號表示，且類似的元件將由帶有不同小寫字母后綴的相同編號表示。
參照圖1，其描繪根據本發明的具體實例性實施例的用于差分輸入運算放大器的自我自動校準裝置的示意性框圖。自我自動校準裝置102包含模擬部分200(見圖幻及數字部分300 (見圖幻。模擬部分200包含輸入差分對114、差分輸入運算放大器的增益與補償電路108及輸出緩沖器110、電壓偏移補償數/模轉換器(DAC) 112、輸入負載106、尾電流電路116、校準電壓參考與緩沖器118及電壓比較器120。數字校準部分300包含自動校準、芯片選擇邏輯與存儲器122、時鐘震蕩器124、測試模式狀態機126、通電復位(POR) 130 及偏壓網絡134。
電壓偏移補償DAC 112將來自自動校準邏輯的數字修整碼翻譯成模擬信號以“零化”比較器120的偏移。經分段DAC可用于DAC 112以改善修整操作的差分非線性(DNL)， 然而，此并非本發明的自動校準方法的要求。經分段DAC的優點是需要較少組件，且改善 DNL,因為DAC 112分裂成兩個陣列，而非較大的單個陣列。
當不用來執行自動校準時可將數字校準部分300、比較器120及校準參考118置于低電力睡眠模式中，如本文中更全面地描述。
參照圖2，其描繪圖1中所示的自我自動校準裝置的模擬部分的示意性框圖。差分輸入運算放大器202、比較器204及共用模式電壓參考118經由開關232、234及240耦合在一起。當處于自我自動校準模式中時，開關232及234將運算放大器202的差分輸入與差分輸入150及152解耦，且將所述差分輸入耦合到共用模式電壓參考118。共用模式電壓參考118可由內部電壓參考組成，舉例來說但不限于Vdd/3。
運算放大器202的輸出可為三態的以便使自動校準對于應用盡可能透明，且防止外部電路影響自動校準操作的校準準確性及計時。為避免必須在運算放大器202的輸出與輸出連接212之間添加開關，可從運算放大器202內啟用單獨的校準輸出218以在自我自動校準修整操作期間操作。此校準輸出218使用比正常輸出小得多的晶體管，因為在自動校準操作期間其僅必須驅動輕(內部)電阻負載(比較器204的輸入及電阻器網絡IV^)。
在自動校準操作期間，共用模式電壓參考118耦合到運算放大器202的輸入。共用模式電壓參考118還耦合到比較器204的輸入。借助增益設定電阻器214及216將運算放大器202增益配置為高增益，以促進其準確的電壓偏移校準。輸出218耦合到比較器204 的另一輸入。當輸出218上的電壓等于或大于共用模式電壓參考118時，來自比較器204 的輸出2M處于第一邏輯狀態(例如，邏輯高)。當輸出218上的電壓小于共用模式電壓參考118時，來自比較器204的輸出2M處于第二邏輯狀態(例如，邏輯低)。輸出2M控制逐次逼近寄存器(SAR) 306(見圖幻，如下文中更全面地描述。輸入220上的偏移抵消電壓抵消掉運算放大器202偏移，使得運算放大器202的輸出212處于大致零伏。維持此偏移抵消電壓，直到下一自我自動校準操作。
電壓參考118可以是可編程的，使得其電壓值可設定為最接近系統操作條件，以便獲得最佳偏移校準。電壓參考118及比較器204在自動校準操作中可用于多于一個運算放大器202。開關242可耦合到第二運算放大器(未顯示)且以本文針對運算放大器202 的自動校準所描述相同的方式發揮作用。因此，根據本發明的教示可自動校準多個運算放大器202。
參照圖3，其描繪圖1中所示的自我自動校準裝置的數字校準部分的示意性電路框圖。自動校準裝置102的數字部分300包含計時器302、校準邏輯304、逐次逼近寄存器(SAR) 306、用于以邏輯方式指示來自多個修整寄存器奇偶檢測電路312中的任一者的誤差的OR門308、修整寄存器310、修整寄存器奇偶檢測電路312、通電復位(FOR) 130及時鐘振蕩器124。修整寄存器310及修整寄存器奇偶檢測電路312可與每一運算放大器202相關聯。剩余電路功能可出于自動校準目的而在多個運算放大器202中的每一者之間時間共享。
自動校準模式期間電壓偏移補償電路的操作更全面地描述于哈托諾達瑪瓦斯庫塔(Hartono Darmawaskita)、雷頓埃加(Layton Eagar)及米蓋爾莫瑞諾(Miguel Moreno)的標題為“集成電路模擬輸入裝置中用以最小化輸入偏移電壓的自動校準電路 (Auto-Calibration Circuit to Minimize Input Offset Voltage in an Integrated Circuit Analog Input Device) ”的第6，456，335號共同擁有美國專利中，且其出于所有目的以引用方式并入本文中。
根據本發明的教示，不管對修整寄存器內容的奇偶校驗何時檢測到其中的奇偶誤差，起始自我自動校準循環。此可通過使用修整寄存器奇偶檢測電路312來檢測修整寄存器310的修整數據內容中的奇偶誤差來實施。當檢測到奇偶誤差時，修整寄存器奇偶檢測電路312斷言奇偶誤差檢測信號且POR 130將起始新的自我自動校準循環的開始。可使用 OR門308來組合從與多個運算放大器202中的相應者相關聯的多個修整寄存器奇偶檢測電路312的奇偶誤差檢測信號。可替代OR門308而實施其它邏輯組合且此涵蓋于本文中。
在自我自動校準循環期間，可通過校準邏輯304自動確定奇偶位且將其存儲在修整寄存器310的奇偶位位置中。在此實例中，存在來自每一修整寄存器310的一個奇偶位。 如果奇偶誤差發生(在運算放大器202的正常運算期間)，那么強迫來自P0R130的通電復位且新的自動校準循環發生。此是重要的，因為修整寄存器內容可存儲在易失性寄存器 (存儲器)中，且其中所含有的修整數據在電力故障期間可被損壞。此外，軟數據錯誤可因宇宙輻射(例如，太空應用)而發生。因此，修整寄存器310內容的奇偶校驗提供某種保護以防止對存儲在易失性存儲器配置中的修整值數據的損壞。另一方面，修整寄存器內容可存儲在非易失性存儲器中，且在非易失性存儲器配置中可不需要奇偶位及奇偶校驗。本發明的范圍內涵蓋修整數據可存儲在易失性及/或非易失性存儲器中，使用或不使用奇偶位及奇偶校驗。
還可通過觸發用戶編程的自動校準輸入AqJ見圖1)來起始自動校準。此特征避免必須將集成電路裝置減電以重新校準其中的運算放大器202。此還節約時間，因為延遲時間比在需要完全加電的情況下短得多(例如，大約1毫秒對150毫秒)。具有Am校準輸入使得應用程序(例如，來自微控制器的控制信號)易于通過觸發到Ai校準輸入的邏輯電平來致使自我自動校準。根據本發明的教示，自我自動校準裝置102內的微控制器及/或電路可基于系統條件(例如，電源電壓、溫度)的任何改變及/或以固定時間間隔來調用自我自動校準。
可使用外部校準參考電壓輸入(V。J來在自動校準循環期間提供參考電壓以校準于用于具體應用的最佳共用模式電壓處。此移除來自運算放大器202的輸出的共用模式電壓誤差。
可使用狀態機來校準多個運算放大器202。因此可使用單個狀態機、比較器及參考，而非多個運算放大器202中的每一者均需要單獨的校準電路，以便節約所需要的邏輯電路及相關集成電路裸片面積。
參照圖4，其描繪圖1中所示的自我自動校準裝置的校準序列的示意性狀態圖。狀態機可以以下狀態操作在狀態402(開始)中，事件(例如，POR或奇偶誤差)已發生或 Ai被斷言。在開始自動校準過程(循環)之前，狀態機等待這些條件中的一者的起始結束。在狀態404(延遲)中，延遲計時器操作以允許自動校準中所涉及的電路有時間穩定。 在加電之后，延遲可以是大約150毫秒，以便允許電源電壓穩定。在Ai輸入激活之后，通常發生約1毫秒的延遲。
在狀態406(Cal Α)中，自我自動校準循環針對第一運算放大器通道發生。注意， 此實例采取雙op-amp裝置，可以類似方式校準多于兩個op-amp。放大器的輸入連接到參考電壓。op-amp的內部增益可以是(舉例來說但不限于)大約1000以便增加偏移誤差且使校準較容易。使用比較器204來將放大器202的輸出(在增益之后)與參考電壓118相比較。使用比較器輸出2M來一次一個地設定或清空逐次逼近移位寄存器(SAR) 306位，以符號位開始以確定向上修整還是向下修整。使用符號位來將修整DAC 112連接到放大器差分對114的一側或另一側，此取決于偏移為正還是負。剩余SAR位以MSB開始一次一個位地控制要添加的修整量，直到所有SAR寄存器位經設定或清空。在此狀態期間，SAR移位寄存器輸出穿過透明鎖存器(未顯示)到達放大器修整DAC 112。因此隨每一 SAR位被改變，其立即改變修整DAC 112的模擬輸出值。以此方式，放大器202的輸出接近內部參考118且偏移接近零。在Cal A狀態406的結束處，與op amp A修整DAC相關聯的透明鎖存器被關閉，因此保持(鎖存)修整值。
在狀態408(復位SAR)中，針對下一自動校準操作復位SAR寄存器。在狀態 410 (Cal B)中，執行與在狀態406 (Cal A)期間所執行的循環類似的循環。接著在狀態412 中，再次復位SAR寄存器以用于未來自動校準操作。一旦執行了針對放大器A及B兩者的校準，則狀態機進入狀態414(空閑)且可停用校準邏輯及模擬電路以節省電力。狀態機無限地保持在狀態414中，直到斷言通電復位、奇偶誤差或Ai請求，接著其返回到狀態402(開始)以進行隨后的校準循環。
雖然已參照本發明的實例性實施例來描繪、描述及界定本發明的實施例，但此參照并不意味著限定本發明，且不應推斷出存在此限定。所揭示的標的物能夠在形式及功能上具有大量修改、替代及等效形式，所屬領域的技術人員將會聯想到此等修改、替代及等效形式并受益于本發明。所描繪及所描述的本發明的實施例僅作為實例，而并非是對發明明范圍的窮盡性說明。
權利要求
1.一種集成電路，其具有至少一個模擬輸入裝置及用以最小化至少一個模擬輸入裝置中的輸入偏移電壓的自動校準電路，所述集成電路包含至少一個模擬輸入裝置，其具有數控輸入偏移電壓補償電路；及自動校準電路，所述自動校準電路耦合到所述至少一個模擬輸入裝置且耦合到所述輸入偏移電壓補償電路，其中在由事件起始的自動校準循環期間在所述至少一個模擬輸入裝置中最小化輸入偏移電壓。
2.根據權利要求1所述的集成電路，其中所述事件為用戶自動校準請求。
3.根據權利要求1所述的集成電路，其中所述事件為通電復位。
4.根據權利要求1所述的集成電路，其中所述事件為檢測到所存儲自動校準數據值中的奇偶誤差。
5.根據權利要求1所述的集成電路，其中所述事件為自動校準計時器的結束時間。
6.根據權利要求5所述的集成電路，其中所述自動校準計時器時間是可編程的。
7.根據權利要求1所述的集成電路，其中所述事件為所述集成電路的溫度的改變。
8.根據權利要求1所述的集成電路，其中所述事件為電源電壓的改變。
9.根據權利要求1所述的集成電路，其中所述至少一個模擬輸入裝置為比較器。
10.根據權利要求1所述的集成電路，其中所述至少一個模擬輸入裝置為具有差分輸入及輸出的運算放大器。
11.根據權利要求10所述的集成電路，其中所述自動校準電路包含 電壓比較器；電壓參考，其耦合到所述電壓比較器的輸入； 電壓偏移修整數/模轉換器(DAC)； 電壓偏移校準開關；逐次逼近寄存器(SAI )，其具有耦合到所述電壓比較器的輸出的輸入及耦合到所述電壓偏移修整DAC的輸出；及校準邏輯，其中當所述事件發生時，所述校準邏輯控制所述電壓偏移校準開關以將所述運算放大器的所述差分輸入耦合到所述電壓參考，及將所述運算放大器的所述輸出耦合到所述電壓比較器的另一輸入； 借此，所述電壓比較器致使所述SAR改變去往所述電壓偏移修整DAC的輸出值以便最小化所述至少一個模擬輸入裝置的所述輸入偏移電壓。
12.根據權利要求11所述的集成電路，其進一步包含連接在所述SAR與所述電壓偏移修整DAC之間的偏移補償鎖存寄存器，其中所述偏移補償鎖存寄存器存儲用以最小化所述至少一個模擬輸入裝置的所述輸入偏移電壓的所述SAR輸出值。
13.根據權利要求11所述的集成電路，其中所述電壓參考是可編程的。
14.根據權利要求1所述的集成電路，其中所述至少一個模擬輸入裝置為具有差分輸入、第一輸出及校準輸出的運算放大器。
15.根據權利要求14所述的集成電路，其中所述自動校準電路包含 電壓比較器；電壓參考，其耦合到所述電壓比較器的輸入； 電壓偏移修整數/模轉換器(DAC)；電壓偏移校準開關；逐次逼近寄存器(SAI )，其具有耦合到所述電壓比較器的輸出的輸入及耦合到所述電壓偏移修整DAC的輸出；及校準邏輯，其中當所述事件發生時，所述校準邏輯控制所述電壓偏移校準開關以將所述運算放大器的所述差分輸入耦合到所述電壓參考，及將所述運算放大器的所述校準輸出耦合到所述電壓比較器的另一輸入；借此，所述電壓比較器致使所述SAR改變去往所述電壓偏移修整DAC的輸出值以便最小化所述至少一個模擬輸入裝置的所述輸入偏移電壓。
16.根據權利要求15所述的集成電路，其中所述運算放大器的所述第一輸出為三態輸出且當所述至少一個模擬輸入裝置的所述輸入偏移電壓正被最小化時與所述校準輸出解華禹。
17.根據權利要求15所述的集成電路，其進一步包含連接在所述SAR與所述電壓偏移修整DAC之間的偏移補償鎖存寄存器，其中所述偏移補償鎖存寄存器存儲用以最小化所述至少一個模擬輸入裝置的所述輸入偏移電壓的所述SAR輸出值。
18.根據權利要求15所述的集成電路，其中所述電壓參考是可編程的。
19.根據權利要求1所述的集成電路，其中所述自動校準電路在所述自動校準循環期間致使所述至少一個模擬輸入裝置具有高增益。
20.根據權利要求1所述的集成電路，其進一步包含若干開關，因此所述開關用于在相應自動校準循環期間從多個模擬輸入裝置中選擇其中的每一者。
21.根據權利要求20所述的集成電路，其進一步包含多個電壓偏移修整DAC;及多個偏移補償鎖存寄存器，其連接在所述SAR與所述多個電壓偏移修整DAC中的相應者之間，其中所述多個偏移補償鎖存寄存器中的每一者存儲用以最小化所述多個模擬輸入裝置中的相應者的所述輸入偏移電壓的所述SAR輸出值。
22.一種用于在事件的發生后即刻最小化模擬輸入裝置中的輸入偏移電壓的方法，所述方法包含以下步驟(a)檢測事件的發生；(b)在檢測到所述事件的所述發生后即刻將具有輸入偏移電壓補償電路的模擬輸入裝置從正常模式切換到自動校準模式；(c)將參考電壓施加到所述模擬輸入裝置；(d)通過以下操作最小化所述模擬輸入裝置的輸入偏移電壓(i)測量所述模擬輸入裝置的輸出電壓；及( )將輸入偏移補償值施加到所述輸入偏移電壓補償電路直到來自所述模擬輸入裝置的所述輸出電壓處于所需值為止且接著存儲最小化所述模擬輸入裝置的所述輸入偏移電壓的所述輸入偏移補償值；及(e)將所述模擬輸入裝置從所述校準模式切換到所述正常模式。
23.根據權利要求22所述的方法，其中所述事件為用戶自動校準請求。
24.根據權利要求22所述的方法，其中所述事件為通電復位。
25.根據權利要求22所述的方法，其中所述事件為檢測到所存儲自動校準數據值中的奇偶誤差。
26.根據權利要求22所述的方法，其中所述事件為自動校準計時器的結束時間。
27.根據權利要求22所述的方法，其中所述將所述模擬輸入裝置切換到校準模式的步驟包括將所述模擬輸入裝置配置為高增益的步驟。
28.根據權利要求22所述的方法，其中所述施加參考電壓的步驟進一步包含施加可編程參考電壓的步驟。
29.根據權利要求22所述的方法，其中所述模擬輸入裝置為多個模擬輸入裝置且針對所述多個模擬輸入裝置中的每一者重復步驟(b)到(e)。
全文摘要
模擬電路的自動校準在用戶請求時及/或事件的發生時發生。用戶可在需要時經由到混合信號集成電路的自動校準(ACAL)輸入來調用自動校準。外部電壓校準(VCAL)輸入可用于將混合信號集成電路自動校準到用戶供應的共用模式電壓參考。也可在以下事件中的任何一者或一者以上發生后即刻起始混合信號集成電路的自動校準1)檢測到自動校準數據損壞，例如對以數字方式存儲在混合信號集成電路中的自動校準數據值的奇偶校驗；2)在可編程的超時周期之后導致校準請求的內部計時器；3)由溫度傳感器所確定的內部集成電路裸片溫度的改變；及4)電源及/或內部電源電壓的改變。
文檔編號H03F3/45GK102187571SQ200980140753
公開日2011年9月14日 申請日期2009年10月26日 優先權日2008年10月27日
發明者詹姆斯·B·諾蘭, 庫門·布萊克 申請人:密克羅奇普技術公司