抗干擾抗腐蝕厚膜混合集成電路的集成方法
【技術領域】
[0001 ]本發明涉及集成電路，具體來說，涉及厚膜混合集成電路，更進一步來說，涉及抗干擾抗腐蝕厚膜混合集成電路。
技術背景
[0002]原有厚膜混合集成電路的集成技術中，先將厚膜陶瓷基片裝貼在金屬管基上，再將半導體芯片、片式元器件直接裝貼在厚膜基片上，再采用鍵合絲(金絲或硅鋁絲)進行芯片與基片的引線鍵合，基片和管腳的引線鍵合，完成整個電器連接，最后在高真空、高純氮氣或高純氬氣等特定的氣氛中將金屬管基和金屬管帽(或陶瓷管基和陶瓷管帽)進行密封而成。此方法存在的主要問題是在高頻或電磁干擾的環境中，金屬能有效地屏蔽低頻、中頻和部分高頻干擾的影響，當頻率繼續增高時，金屬的屏蔽作用就會變差。相反，陶瓷對低頻、中頻沒有屏蔽能力，但對高頻有良好的屏蔽能力。因此，采用金屬封裝、陶瓷封裝均不能滿足從低頻、中頻到高頻全頻段的屏蔽要求。導致厚膜混合集成電路在要求抗干擾的環境中使用時，需要在使用系統中增加大量的屏蔽措施，給使用造成諸多不便，不利于裝備系統的小型化、集成化和輕便化。另一方面，由于使用金屬外殼，抗腐蝕性差，不適用于帶腐蝕性的惡劣氣氛環境中。
[0003]中國專利數據庫中，涉及厚膜混合集成電路的專利以及專利申請件有十余件，如201 1104461041號《高集成高可靠工作溫度可控厚膜混合集成電路的集成方法》、20號《一種用于厚膜混合集成電路的成膜工藝》、ZL20號《高靈敏溫控厚膜混合集成電路的集成方法》、ZL20號《三維集成功率厚膜混合集成電路的集成方法》、ZL201210535366X號《一種高集成度功率厚膜混合集成電路的集成方法》、20號《改善厚膜混合集成電路同質鍵合系統質量一致性的方法》等。迄今為止，尚無抗干擾厚膜混合集成電路的專利申請件。

【發明內容】

[0004]本發明旨在提供抗干擾抗腐蝕厚膜混合集成電路的集成方法，實現從低頻到高頻的電磁屏蔽，增加厚膜混合集成電路的抗干擾能力，同時解決抗腐蝕性問題。
[0005]為實現上述的目標，發明人將陶瓷與金屬復合材料用作封裝外殼的管基和管帽材料，以滿足從低頻、中頻到高頻全頻段的屏蔽和抗腐蝕要求，具體做法是:在預先燒結成型的陶瓷管基、陶瓷管帽的內表面，采用涂覆金屬漿料燒結或化學電鍍的方式生長所需金屬層，再進行半導體集成電路芯片的裝貼、引線鍵合和封帽，這樣，管基和管帽外層為陶瓷材料，內層為金屬材料，二者有機結合，實現從低頻到高頻的電磁屏蔽，使封裝內外電磁環境達到良好的隔離，從而實現厚膜混合集成電路的抗干擾能力，同時，由于封裝外層為陶瓷，具有很強的抗腐蝕能力，從而實現使厚膜混合集成電路的抗干擾抗腐蝕的目的。
[0006]上述方法中，所述管帽金屬層和管基金屬層涂覆的金屬是鉻和金。
[0007]本發明的方法具有以下優點:①從低頻到高頻的電磁屏蔽，使封裝內外電磁環境達到良好的隔離，提升厚膜混合集成電路的抗干擾能力;②抗腐蝕能力強;③陶瓷高溫燒結成型與金屬層成型的工藝兼容性;④有利于裝備系統的小型化、集成化和輕便化;⑤提高裝備系統的可靠性。
[0008]用本發明方法生產的器件廣泛應用于航天、航空、船舶、電子、通訊、醫療設備、工業控制等領域，特別適用于裝備系統小型化、高頻、高可靠的領域，具有廣闊的市場前景和應用空間。
【附圖說明】
[0009]圖1為原有厚膜混合集成電路的管基示意圖，圖2為原有管帽示意圖，圖3為原有厚膜混合集成電路組裝示意圖，圖4為本發明的管帽結構示意圖，圖5為本發明的厚膜混合集成電路組裝示意圖。
[0010]圖中，1為金屬管基，2為金屬底座，3為金屬管腳，4為金屬管帽，5為半導體集成電路芯片，6為鍵合絲，7為厚膜電阻，8為厚膜導帶/鍵合區，9為厚膜陶瓷基片背面金屬層，10為厚膜陶瓷基片，11為管帽陶瓷基體，12為管帽內表面金屬鍍層，13為管基陶瓷基體，14為管基內表面金屬鍍層，15為片式元器件。
【具體實施方式】
[0011 ]實施例:以下為本發明的抗干擾抗腐蝕厚膜混合集成電路的集成工藝:
(1)陶瓷管基、陶瓷管帽、鍍層材料的準備；
(2)在陶瓷管基、陶瓷管帽的內表面化學鍍鉻；
(3)在陶瓷管基、陶瓷管帽的內表面電鍍金；
(4)電鍍后陶瓷管基、陶瓷管帽的清洗與烘干；
(5)基片清洗與烘干；
(6)在基片正面按設計圖形要求進行厚膜導體漿料的印刷并在150°C下烘干lOmin;
(7)在基片背面進行厚膜導體漿料的印刷并在150°C下烘干lOmin;
(8)在基片正面按設計圖形要求進行厚膜電阻漿料的印刷并在150°C下烘干lOmin;
(9)成膜在850°C下燒結lOmin，總時間35min;
(10)激光調整電阻；
(11)參數及功能測試；
(12)劃片分離;
(13)將厚膜基片組裝到管基的底座上；
(14)組裝半導體芯片和片式元器件；
(15)用硅-鋁絲或金絲鍵合以完成半導體芯片的電路連接、基片與管腳的電路連接；
(16)封帽；
(17)性能測試;
(18)老化篩選測試、密封性檢查；
(19)產品編號打印、包裝入庫。
[0012]得到的抗干擾抗腐蝕厚膜混合集成電路如圖5所示。
【主權項】
1.抗干擾抗腐蝕厚膜混合集成電路的集成方法，其特征是將陶瓷與金屬的復合材料用作管基和管帽材料，以滿足從低頻、中頻到高頻全頻段的屏蔽和抗腐蝕要求，具體做法是:在預先燒結成型的陶瓷管基、陶瓷管帽的內表面，采用涂覆金屬漿料燒結或化學電鍍的方式生長所需金屬層，再進行半導體集成電路芯片的裝貼、引線鍵合和封帽，這樣，管基和管帽外層為陶瓷材料，內層為金屬材料，二者有機結合，實現從低頻到高頻的電磁屏蔽，使封裝內外電磁環境達到良好的隔離，從而實現厚膜混合集成電路的抗干擾能力，同時，由于封裝外層為陶瓷，具有很強的抗腐蝕能力，從而實現使厚膜混合集成電路抗干擾抗腐蝕的目的。2.如權利要求1所述的方法，詳細的集成工藝是: 陶瓷管基、陶瓷管帽、鍍層材料的準備； 在陶瓷管基、陶瓷管帽的內表面化學鍍鉻； 在陶瓷管基、陶瓷管帽的內表面電鍍金； 電鍍后陶瓷管基、陶瓷管帽的清洗與烘干； 基片清洗與烘干； 在基片正面按設計圖形要求進行厚膜導體漿料的印刷與烘干，烘干溫度150°C，烘干時間lOmin; 在基片背面進行厚膜導體漿料的印刷與烘干，烘干溫度150°C，烘干時間lOmin; 在基片正面按設計圖形要求進行厚膜電阻漿料的印刷和烘干，烘干溫度150°C，烘干時間lOmin; 成膜燒結，峰值溫度850°C、峰值溫度時間lOmin，總時間35min; 激光調阻； 參數及功能測試； 劃片分尚; 將厚膜基片組裝到管基的底座上； 組裝半導體芯片和片式元器件； 用硅-鋁絲或金絲鍵合以完成半導體芯片的電路連接、基片與管腳的電路連接； 封帽； 性能測試； 老化篩選測試、密封性檢查； 產品編號打印、包裝入庫。3.如權利要求1所述的方法，其特征在于所述管帽金屬層和管基金屬層的金屬層結構是絡和金。
【專利摘要】抗干擾抗腐蝕厚膜混合集成電路的集成方法，是將陶瓷與金屬的復合材料用作管基和管帽材料，以滿足從低頻、中頻到高頻全頻段的屏蔽和抗腐蝕要求，具體做法是：在預先燒結成型的陶瓷管基、陶瓷管帽的內表面，采用涂覆金屬漿料燒結或化學電鍍的方式生長所需金屬層，再進行半導體集成電路芯片的裝貼、引線鍵合和封帽，這樣，管基和管帽將陶瓷材料和金屬材料二者有機結合，實現從低頻到高頻的電磁屏蔽，使封裝內外電磁環境達到良好的隔離，從而實現厚膜混合集成電路的抗干擾抗腐蝕能力。用本方法生產的器件廣泛應用于航天、航空、船舶、電子、通訊、醫療設備、工業控制等領域，特別適用于裝備系統小型化、高頻、高可靠的領域。
【IPC分類】H01L21/48, H01L23/552
【公開號】CN105489505
【申請號】CN201510882088
【發明人】楊成剛, 趙曉輝, 劉學林, 楊曉琴, 路蘭艷, 聶平健
【申請人】貴州振華風光半導體有限公司
【公開日】2016年4月13日
【申請日】2015年12月4日