抗干擾薄膜混合集成電路的集成方法
【技術領域】
[0001]本發明涉及集成電路，具體來說，涉及薄膜混合集成電路，更進一步來說，涉及抗干擾薄膜混合集成電路。
技術背景
[0002]原有薄膜混合集成電路的集成技術中，先將薄膜陶瓷基片裝貼在金屬管基上，再將半導體芯片、片式元器件直接裝貼在薄膜基片上，再采用鍵合絲(金絲或硅鋁絲)進行芯片與基片的引線鍵合，基片和管腳的引線鍵合，完成整個電器連接，最后在高真空、高純氮氣或高純氬氣等特定的氣氛中將金屬管基和金屬管帽(或陶瓷管基和陶瓷管帽)進行密封而成。此方法存在的主要問題是在高頻或電磁干擾的環境中，金屬能有效地屏蔽低頻、中頻和部分高頻干擾的影響，當頻率繼續增高時，金屬的屏蔽作用就會變差。相反，陶瓷對低頻、中頻沒有屏蔽能力，但對高頻有良好的屏蔽能力。因此，采用金屬封裝、陶瓷封裝均不能滿足從低頻、中頻到高頻全頻段的屏蔽要求。導致薄膜混合集成電路在要求抗干擾的環境中使用時，需要在使用系統中增加大量的屏蔽措施，給使用造成諸多不便，不利于裝備系統的小型化、集成化和輕便化。
[0003]中國專利數據庫中，涉及薄膜混合集成電路的專利以及專利申請件有十余件，如20號《高集成高可靠工作溫度可控薄膜混合集成電路的集成方法》、ZL20號《高靈敏溫控薄膜混合集成電路的集成方法》、ZL20號《高密度薄膜混合集成電路的集成方法》、ZL20號《一種高集成度功率薄膜混合集成電路的集成方法》、20號《三維集成功率薄膜混合集成電路的集成方法》、20號《一種薄膜混合集成電路電鍍方法》、20號《無引線球腳表貼式微波薄膜混合集成電路及其集成方法》等。迄今為止，尚無抗干擾薄膜混合集成電路的專利申請件。

【發明內容】

[0004]本發明旨在提供抗干擾薄膜混合集成電路的集成方法，將金屬和陶瓷的特性有機地結合在一起，實現從低頻到高頻的電磁屏蔽，增加薄膜混合集成電路的抗干擾能力。
[0005]為實現上述的目標，發明人將金屬與陶瓷的復合材料用作封裝外殼的管基和管帽材料，以滿足從低頻、中頻到高頻全頻段的屏蔽要求，提供的集成方法是:在預先燒結成型的陶瓷管基、陶瓷管帽的外表面，采用涂覆金屬漿料燒結或化學電鍍的方式生長所需金屬層，再進行半導體集成電路芯片和片式元器件的裝貼、引線鍵合和封帽；這樣，管基和管帽將陶瓷材料和金屬材料二者有機結合，即實現從低頻到高頻的電磁屏蔽，使封裝內外電磁環境達到良好的隔離，從而實現提高薄膜混合集成電路的抗干擾能力的目的。
[0006]上述方法中，所述管帽金屬層和管基金屬層的金屬是鉻和金。
[0007]本發明的方法具有以下優點:①從低頻到高頻的電磁屏蔽，使封裝內外電磁環境達到良好的隔離，提升薄膜混合集成電路的抗干擾能力；②陶瓷高溫燒結成型與金屬層成型的工藝兼容性；③提高裝備系統的可靠性；④可擴展到其他電路模塊的電磁屏蔽。
[0008]用本發明方法生產的器件廣泛應用于航天、航空、船舶、電子、通訊、醫療設備、工業控制等領域，特別適用于裝備系統小型化、高頻、高可靠的領域，具有廣闊的市場前景和應用空間。
【附圖說明】
[0009]圖1為原有薄膜混合集成電路的管基示意圖，圖2為原有管帽示意圖，圖3為原有薄膜混合集成電路組裝示意圖，圖4為本發明的管帽結構示意圖，圖5為本發明的薄膜混合集成電路組裝示意圖。
[0010]圖中，1為金屬管基，2為金屬底座，3為金屬管腳，4為金屬管帽，5為半導體集成電路芯片，6為鍵合絲，7為薄膜電阻，8為薄膜導帶/鍵合區，9為薄膜陶瓷基片背面金屬層，10為薄膜陶瓷基片，11為管帽陶瓷基體，12為管帽外表面金屬鍍層，13為管基陶瓷基體，14為管基外表面金屬鍍層，15為片式元器件。
【具體實施方式】
[0011]實施例:以下為本發明的抗干擾薄膜混合集成電路的集成工藝:
(1)陶瓷管基、陶瓷管帽、鍍層材料的準備；
(2)在陶瓷管基、陶瓷管帽的外表面化學鍍鉻；
(3)在陶瓷管基、陶瓷管帽的外表面電鍍金；
(4)電鍍后陶瓷管基、陶瓷管帽的清洗與烘干；
(5)基片清洗與烘干；
(6)采用真空濺射工藝或真空電子束蒸發工藝在基片正面形成電阻薄膜；
(7)接著采用真空濺射工藝或真空電子束蒸發工藝在電阻薄膜的表面及基片背面形成金屬薄膜；
(8)采用光刻、選擇性腐蝕的方法形成所需薄膜電阻、薄膜導帶、鍵合區、裝結區等圖形網絡；
(9)調整電阻(激光調阻)；
(10)劃片分咼；
(11)在薄膜基片上組裝半導體集成電路芯片和片式元器件；
(12)用硅-鋁絲或金絲鍵合以完成半導體芯片的電路連接；
(13)封帽；
(14)性能測試；
(15)老化篩選測試、密封性檢查；
(16)產品編號打印、包裝入庫。
[0012]結果示意圖如圖5所示，實現本發明的目的。
【主權項】
1.抗干擾薄膜混合集成電路的集成方法，其特征是將金屬與陶瓷的復合材料用作管基和管帽的材料，以滿足從低頻、中頻到高頻全頻段的屏蔽要求，具體的集成方法是:在預先燒結成型的陶瓷管基、陶瓷管帽的外表面，采用涂覆金屬漿料燒結或化學電鍍的方式生長所需金屬層，再進行半導體集成電路芯片和片式元器件的裝貼、引線鍵合和封帽；這樣，管基和管帽將陶瓷材料和金屬材料二者有機結合，即實現從低頻到高頻的電磁屏蔽，使封裝內外電磁環境達到良好的隔離，從而實現提高薄膜混合集成電路抗干擾能力的目的。2.如權利要求1所述的方法，詳細的集成工藝是: 陶瓷管基、陶瓷管帽、鍍層材料的準備； 在陶瓷管基、陶瓷管帽的外表面化學鍍鉻； 在陶瓷管基、陶瓷管帽的外表面電鍍金； 電鍍后陶瓷管基、陶瓷管帽的清洗與烘干； 基片清洗與烘干； 采用真空濺射工藝或真空電子束蒸發工藝在基片正面形成電阻薄膜； 接著采用真空濺射工藝或真空電子束蒸發工藝在電阻薄膜的表面及基片背面形成金屬薄膜； 采用光刻、選擇性腐蝕的方法形成所需薄膜電阻、薄膜導帶、鍵合區、裝結區等圖形網絡; 調整電阻(激光調阻)； 劃片分尚; 在薄膜基片上組裝半導體集成電路芯片和片式元器件； 用硅-鋁絲或金絲鍵合以完成半導體芯片的電路連接； 封帽； 性能測試； 老化篩選測試、密封性檢查； 產品編號打印、包裝入庫。3.如權利要求1所述的方法，其特征在于所述管帽金屬層和管基金屬層的金屬層結構是絡和金。
【專利摘要】抗干擾薄膜混合集成電路的集成方法，是將金屬與陶瓷的復合材料用作管基和管帽材料，以滿足從低頻、中頻到高頻全頻段的屏蔽要求，具體的集成方法是：在預先燒結成型的陶瓷管基、陶瓷管帽的外表面，采用涂覆金屬漿料燒結或化學電鍍的方式生長所需金屬層，再進行半導體集成電路芯片和片式元器件的裝貼、引線鍵合和封帽；這樣，管基和管帽用陶瓷材料和金屬材料二者有機結合，即實現從低頻到高頻的電磁屏蔽，使封裝內外電磁環境達到良好的隔離，從而實現提高薄膜混合集成電路抗干擾能力的目的。用本方法生產的器件廣泛應用于航天、航空、船舶、電子、通訊、醫療設備、工業控制等領域，特別適用于裝備系統小型化、高頻、高可靠的領域。
【IPC分類】H01L21/70, H01L23/60
【公開號】CN105428298
【申請號】CN201510880957
【發明人】楊成剛, 趙曉輝, 蘇貴東, 聶平健, 路蘭艷, 楊曉琴
【申請人】貴州振華風光半導體有限公司
【公開日】2016年3月23日
【申請日】2015年12月4日