有源矩陣基板的制作方法
【專利摘要】有源矩陣基板(100)具有設置有多個像素的顯示區域(R1)和設置在顯示區域的周圍的邊框區域(R2)，在邊框區域設置有構成驅動電路的多個周邊電路TFT(5)，多個周邊電路TFT各自具有柵極電極(12)、源極電極(16)、漏極電極(18)和氧化物半導體層(14)，在多個周邊電路TFT中的至少一部分周邊電路TFT中，非對稱地形成有源極連接區域(Rs)和漏極連接區域(Rd)，其中，源極連接區域(Rs)為氧化物半導體層與源極電極的連接區域，漏極連接區域(Rd)為氧化物半導體層與漏極電極的連接區域。
【專利說明】
有源矩陣基板
技術領域
[0001]本發明涉及在顯示裝置等中使用的有源矩陣基板，特別涉及具備氧化物半導體TFT的有源矩陣基板。
【背景技術】
[0002]液晶顯示裝置等中使用的有源矩陣基板，按每個像素設置有薄膜晶體管(ThinFilm Transistor，以下稱為“TFT”)等開關元件。作為這樣的開關元件，以往廣泛使用以非晶硅膜作為有源層(活性層)的TFT(以下稱為“非晶硅TFT”)和以多晶硅膜作為有源層的TFT(以下稱為“多晶硅TFT”)。
[0003]近年來，進行了使用非晶硅和多晶硅以外的材料作為TFT的有源層的材料的嘗試。例如，在專利文獻I中，記載有利用InGaZnO(包含銦、鎵、鋅的氧化物)等氧化物半導體膜形成TFT的有源層的液晶顯示裝置。將這樣的TFT稱為“氧化物半導體TFT”。
[0004]氧化物半導體TFT與非晶硅TFT相比能夠以更高速度進行動作。此外，氧化物半導體膜能夠利用比多晶硅膜更簡便的工藝形成，也能夠應用于需要大面積的裝置。因此，氧化物半導體TFT，作為能夠抑制制造工序數和制造成本地制作的高性能的有源元件，在顯示裝置等中的利用進一步發展。
[0005]此外，氧化物半導體的迀移率高，因此，即使與以往的非晶硅TFT相比使尺寸小型化也能夠得到同等以上的性能。因此，如果使用氧化物半導體TFT制作有源矩陣基板，則能夠使像素內的TFT的占有面積降低，使像素開口率提高。由此，能夠抑制背光源的光量而進行明亮的顯示，能夠實現低消耗電力。
[0006]特別是在智能手機等中使用的小型.高精細的顯示裝置中，由于配線的最小寬度制限(工藝規則)等，提高像素的開口率并不容易。因此，如果能夠使用氧化物半導體TFT提尚像素開口率，則能夠在抑制消耗電力的同時進彳丁尚精細的圖像的顯不。
[0007]此外，氧化物半導體TFT的截止泄露特性優異，因此，也能夠利用使圖像的改寫頻度降低而進行顯示的方式。例如，在靜止圖像顯示時等，能夠進行動作使得以I秒I次的頻度改寫圖像數據。這樣的驅動方式被稱為休止驅動或低頻驅動方式等。通過利用休止驅動方式，能夠大幅削減顯示裝置的消耗電力。
[0008]現有技術文獻
[0009]專利文獻
[0010]專利文獻1:日本特開號公報[0011 ] 專利文獻2:國際公開第2011/024499號
[0012]專利文獻3:日本特開2012-74681號公報

【發明內容】

[0013]發明要解決的技術問題
[0014]在液晶顯示裝置用的有源矩陣基板中，在顯示區域內的各像素分別設置的TFT(以下，有時稱為像素TFT)的源極電極與信號線連接，漏極電極與像素電極連接。在像素TFT導通時，通過信號線向像素電極施加像素電壓。此外，在像素TFT截止的期間中，像素電壓由液晶電容Cl c和輔助電容Ccs等保持。
[0015]在像素TFT中，截止期間中的漏極電極的電位并不那么高。因此，在使用氧化物半導體TFT時，抑制截止漏電流比較容易。
[0016]另一方面，在一般的有源矩陣基板中，在顯示區域的外側設置有用于配置連接端子和驅動電路的邊框區域。此外，已知有在邊框區域中，在基板上單片地(一體地)形成柵極驅動器和源極驅動器等驅動電路的技術。這些單片驅動器例如包括使用多個TFT(以下，有時稱為周邊電路TFT)構成的移位寄存器。例如在專利文獻2中公開了具備各自與柵極配線連接的多級移位寄存器的單片柵極驅動器的結構。
[0017]單片驅動器能夠與像素TFT同時、即利用制作像素TFT的工藝制作。在像素TFT和周邊電路TFT的有源層由氧化物半導體形成的情況下，能夠使各TFT的尺寸比較小。因此，在窄的邊框區域也能夠設置包括多個周邊電路TFT的單片驅動器。根據這樣的結構，不需要像以往那樣在基板上安裝驅動器用的IC芯片，因此，能夠削減部件個數和制造工序數。此外，因為能夠在狹窄的區域配置驅動器，所以也能夠實現邊框區域的狹小化。
[0018]但是，本發明的發明人確認了:即使在使用氧化物半導體TFT作為周邊電路TFT的情況下，當將TFT的尺寸(特別是溝道長度)設計得小時，存在截止泄漏特性惡化的情況。周邊電路TFT中包括截止時相對于源極電位的漏極電位的大小(源極.漏極間電壓)比像素TFT的情況大的周邊電路TFT。因此，在周邊電路TFT中產生在像素TFT中不成為問題的截止時的絕緣破壞，漏電流有可能增大。
[0019]作為提高TFT的截止泄漏特性的(即使TFT高耐壓化的)技術，例如在專利文獻3中公開了將柵極電極和漏極電極形成為偏置結構，使得降低柵極電極與漏極電極的重疊面積的結構。但是，在專利文獻3中記載的TFT中，雖然能夠期待高耐壓化，但是因為柵極電極與漏極電極錯開地配置，所以有可能導致導通電流減少。此外，因為需要輔助柵極電極，所以會引起TFT的面積增大，當將這樣的結構應用于周邊電路TFT時，存在難以實現窄邊框的技術問題。
[0020]本發明是為了解決上述技術問題而做出的，其目的在于，提供具備耐壓性優異的氧化物半導體TFT的有源矩陣基板。
[0021 ]用于解決技術問題的手段
[0022]本發明的實施方式的有源矩陣基板具有設置有多個像素的顯示區域和設置在上述顯示區域的外側的邊框區域，在上述邊框區域設置有構成驅動電路的多個周邊電路TFT，上述有源矩陣基板的特征在于，上述多個周邊電路TFT各自具有:柵極電極;氧化物半導體層，該氧化物半導體層以在與上述柵極電極絕緣的狀態下與上述柵極電極至少部分地重疊的方式配置；以及與上述氧化物半導體層連接的源極電極和漏極電極，在上述多個周邊電路TFT中的至少一部分周邊電路TFT中，非對稱地形成有源極連接區域和漏極連接區域，其中，上述源極連接區域為上述氧化物半導體層與上述源極電極的連接區域，上述漏極連接區域為上述氧化物半導體層與上述漏極電極的連接區域。
[0023]在一個實施方式中，上述漏極連接區域的寬度比上述源極連接區域的寬度小。
[0024]在一個實施方式中，上述漏極連接區域的面積比上述源極連接區域的面積小。
[0025]在一個實施方式中，上述漏極電極的寬度比上述源極電極的寬度小。
[0026]在一個實施方式中，還具有絕緣層，該絕緣層介于上述氧化物半導體層與上述源極電極以及上述漏極電極之間，在與上述源極電極和上述漏極電極對應的位置形成有源極接觸孔和漏極接觸孔，上述源極電極和上述漏極電極分別在述源極接觸孔和上述漏極接觸孔的內部與上述氧化物半導體層連接，上述源極接觸孔與上述漏極接觸孔具有不同的形狀。
[0027]在一個實施方式中，上述柵極電極設置在上述絕緣層之上。
[0028]在一個實施方式中，上述柵極電極設置在上述絕緣層之下。
[0029]在一個實施方式中，上述多個周邊電路TFT包括:上述非對稱地形成有上述源極連接區域和上述漏極連接區域的周邊電路TFT;和對稱地形成有上述源極連接區域和上述漏極連接區域的周邊電路TFT。
[0030]在一個實施方式中，在上述非對稱地形成有上述源極連接區域和上述漏極連接區域的周邊電路TFT的截止期間，上述漏極電極被施加的電壓為20V以上。
[0031]在一個實施方式中，上述氧化物半導體層包含選自In、Ga和Zn中的至少I種元素。
[0032]在一個實施方式中，上述氧化物半導體層包含In-Ga-Zn-O類半導體，上述In-Ga-Zn-O類半導體包含結晶部分。
[0033]發明效果
[0034]根據本發明的實施方式，能夠在設置于有源矩陣基板的氧化物TFT中實現高耐壓化，抑制截止漏電流。
【附圖說明】
[0035]圖1是表示比較例的氧化物半導體TFT的結構的平面圖。
[0036]圖2是表示本發明的實施方式I的有源矩陣基板的平面圖。
[0037]圖3是表示實施方式I的TFT的結構的圖，(a)為平面圖，(b)為沿(a)的x-x線的截面圖。
[0038]圖4是用于對圖3的(a)和(b)所示的TFT的源極連接區域和漏極連接區域的寬度和面積的大小關系進行說明的平面圖。
[0039]圖5是表示源極.漏極非對稱結構(S/D非對稱)的情況和源極.漏極對稱結構(S/D對稱)的情況下的、相對于截止時的施加電壓的大小的漏極電流(漏電流)的大小的圖表。
[0040]圖6是表示實施方式I的單片柵極驅動器的電路圖。
[0041]圖7是表示實施方式I的柵極驅動器中包含的雙穩態電路的圖。
[0042]圖8是表示實施方式2的TFT的結構的圖，(a)為平面圖，(b)為沿(a)的x-x線的截面圖。
[0043]圖9是用于對圖8的(a)和(b)所示的TFT的源極連接區域和漏極連接區域的寬度和面積的大小關系進行說明的平面圖。
[0044]圖10是表示實施方式3的TFT的結構的圖，(a)為平面圖，(b)為沿(a)的x-x線的截面圖。
[0045]圖11是用于對圖10的(a)和(b)所示的TFT的源極連接區域和漏極連接區域的寬度和面積的大小關系進行說明的平面圖。
[0046]圖12是表示實施方式3的變形例的TFT的結構的平面圖。
[0047]圖13是表示實施方式4的TFT的結構的平面圖，(a)和(b)分別表示不同的形態。
【具體實施方式】
[0048]以下，參照附圖對本發明的實施方式的有源矩陣基板(TFT基板)進行說明，但是本發明并不限定于下述的實施方式。
[0049]本發明的實施方式的有源矩陣基板例如適合用于以縱向電場模式(例如VA(Vertical Alignment:垂直取向)、TN(Twisted Nematic:扭轉向列))或橫向電場模式(例如IPS(In Plane Switching:面內開關)、FFS(Fringe Field Switching:邊緣場開關))進行動作的液晶顯示裝置。此外，也適合用于有機EL顯示裝置等其它顯示裝置。此外，在本發明的實施方式的有源矩陣基板中形成的TFT的結構，也能夠應用于使用TFT構成的功率器件(例如電源電路、高電壓I/O器件等)。
[0050]在本發明的實施方式的有源矩陣基板設置有顯示區域和顯示區域外側的邊框區域。在顯示區域，呈矩陣狀配置有多個像素，在多個像素中的每個像素設置有作為有源元件的像素TFT。此外，當在邊框區域設置單片驅動器的情況下，在邊框區域設置有構成單片驅動器的多個周邊電路TFT。
[0051]在此，對在周邊電路TFT可能產生的截止時的絕緣破壞進行說明。圖1是表示設置在邊框區域的比較例的TFT90(周邊電路TFT)的平面圖。TFT90可以包含在構成單片柵極驅動器的移位寄存器中，例如可以為其漏極與柵極配線連接的輸出緩沖晶體管。
[0052]TFT90具有:柵極電極92;覆蓋柵極電極92的柵極絕緣層(未圖示)；和以隔著柵極絕緣層重疊在柵極電極92之上的方式設置的島狀的氧化物半導體層94。此外，源極電極96和漏極電極98分別與氧化物半導體層94連接。源極電極96和漏極電極98以在它們之間形成溝道區域94C的方式彼此相對且分離地配置。
[0053]如圖1所示，源極電極96和漏極電極98分別作為橫穿氧化物半導體層94的端部而呈直線狀延伸的源極線6和漏極線8的一部分設置。在該結構中，源極線6與氧化物半導體層94的連接區域(以下，有時稱為源極連接區域Rs)是與TFT90的源極電極96對應的區域，漏極線8與氧化物半導體層94的連接區域(以下，有時稱為漏極連接區域Rd)是與TFT90的漏極電極98對應的區域。TFT90的溝道區域94C設置在源極連接區域Rs與漏極連接區域Rd之間，其溝道寬度與氧化物半導體層94的寬度實質上相同。
[0054]另外，在本說明書中，氧化物半導體層的寬度和溝道寬度是指，與從源極電極向漏極電極去的方向(有時稱為溝道電流方向)正交的方向(有時稱為寬度方向)上的、氧化物半導體層和溝道區域的尺寸。此外，溝道長度是指，與從源極電極向漏極電極去的方向平行的方向上的、溝道區域的尺寸。此外，在稱為源極連接區域Rs(或源極電極)的寬度和漏極連接區域(或漏極電極)的寬度時，是指上述的寬度方向上的各自的尺寸。
[0055]為了使邊框區域狹小，優選將多個TFT90盡可能密集地配置。如果采用像上述那樣將源極電極96和漏極電極98作為源極線6和漏極線8的一部分設置的結構，則能夠使各個TFT90的尺寸變小。因此，能夠在比較狹窄的區域集中配置大量的TFT90。
[0056]但是，這樣的結構的TFT90中，漏極電極98與氧化物半導體層94的重疊面積大，因此，在漏極電極側的電位高時，在TFT截止時(在對柵極電壓92施加的柵極電壓Vg小于閾值電壓Vth的狀態下)有可能在源極.漏極間流動漏電流。
[0057]柵極驅動器中包含的周邊電路TFT，包括與像素TFT相比在截止時被施加高的漏極電壓的周邊電路TFT。可認為，在TFT90的截止期間在漏極電極98側施加有高電壓的情況下，在氧化物半導體層94與漏極電極98之間產生靜電電容耦合而使氧化物半導體層94的溝道區域94C活化，由此，漏電流增大。
[0058]為了提高TFT截止時的耐壓性，可考慮使TFT的溝道寬度變窄，使溝道長度變長。但是，在該情況下，會產生導通電流容易降低的問題。此外，為了確保溝道長度，元件尺寸會變大，因此，柵極驅動器的布置面積增加，難以實現窄邊框化。
[0059]因此，本發明的發明人考慮在周邊電路TFT中使漏極電極與氧化物半導體層的連接區域(源極連接區域Rs)的寬度或面積比源極電極與氧化物半導體層的連接區域(漏極連接區域Rd)的寬度或面積小。該結構例如能夠通過將漏極電極的寬度設定得比源極電極的寬度小來實現。在該情況下，與圖1所示的以往的一般的周邊電路TFT的結構不同，源極連接區域Rs與漏極連接區域Rd具有非對稱的形狀。在本說明書中，有時將這樣的結構稱為源極.漏極非對稱結構。
[0060]通過這樣使漏極連接區域的寬度和面積比源極連接區域的寬度和面積小，即使當在TFT截止時漏極側被施加高的電壓時，漏極電位對溝道電位的影響也降低，能夠抑制漏電流。此外，因為能夠不增加溝道長度而抑制漏電流，所以能夠通過將TFT的尺寸設計得比較小來實現窄邊框化。另外，源極連接區域的面積被充分地確保，而且，溝道長度比較短，因此，也能夠防止導通電流的降低。
[0061]另外，可以在周邊電路TFT中的特別需要高耐壓化的TFT(即在截止時漏極電極被施加的電壓比較大的TFT)有選擇地應用上述的源極.漏極非對稱結構，對其它TFT應用如圖1所示的源極.漏極對稱結構。
[0062]作為需要高耐壓化的TFT，例如可以列舉在構成單片柵極驅動器的移位寄存器中，漏極與如后述那樣設計成通過自舉導通的TFT(例如輸出緩沖晶體管)的柵極連接的各種TFT。在僅在這樣的特定的TFT中應用源極.漏極非對稱結構的情況下，在單片柵極驅動器中，源極.漏極非對稱結構的TFT和源極.漏極對稱結構的TFT混合存在。
[0063]以下，對本發明的實施方式的有源矩陣基板的更具體的結構進行說明。
[0064](實施方式I)
[0065]圖2是示意性地表示實施方式I的有源矩陣基板100的整體結構的平面圖。有源矩陣基板100具有:顯示區域Rl;和設置在顯示區域Rl的外側的作為非顯示區域的邊框區域R2。在圖2所示的方式中，邊框區域R2作為位于顯示區域Rl的上側和左側的帶狀的區域設置。但是邊框區域R2也可以以其它方式設置，例如可以僅設置在顯示區域Rl的下側。
[0066]在顯示區域Rl中，多個像素Px呈矩陣狀排列。各像素Px具備作為開關元件的像素TFT50。像素TFT50的柵極與沿水平方向(行方向)延伸的柵極總線2連接，像素TFT50的源極與沿垂直方向(列方向)延伸的源極總線4連接。此外，像素TFT50的漏極與像素電極連接。
[0067]此外，在邊框區域R2中，在顯示區域Rl的左側和上側的帶狀區域分別設置有柵極驅動器110和源極驅動器120。在本實施方式中，柵極驅動器110為單片柵極驅動器，是利用用于制作像素TFT50等的制造工藝在基板上一體地形成的電路。另外，源極驅動器120可以與柵極驅動器110同樣作為在基板上單片地形成的驅動器設置，也可以通過安裝IC芯片來設置。
[0068]柵極驅動器110經由在行方向上排列的與多個像素Px共用地連接的柵極總線2，向像素TFT50的柵極電極供給柵極電壓Vg。更詳細而言，柵極驅動器110包括多個移位寄存器112，該多個移位寄存器112各自與沿行方向相互平行地延伸的多個柵極總線2分別連接，構成為在規定的定時向各行的每個像素Px依次供給柵極導通電壓Vgh。
[0069]圖3的(a)和(b)是表示構成柵極驅動器110的移位寄存器112中包含的多個TFT中的一部分TFT5 (周邊電路TFT)的結構的平面圖和截面圖。TFT5如后所述例如可以為構成移位寄存器112的多個TFT中的特別要求高耐壓化的特定的TFT。
[0070]本實施方式的TFT5在絕緣基板10上具有柵極電極12、覆蓋柵極電極12的柵極絕緣層20、和以隔著柵極絕緣層20重疊在柵極電極12之上的方式設置的島狀的氧化物半導體層
14。此外，在氧化物半導體層14的上表面，連接有以彼此分離的方式設置的源極電極16和漏極電極18，在源極電極16與漏極電極18之間形成有氧化物半導體層14的溝道區域14C。在向柵極電極12施加導通電壓Vgh時，TFT5成為導通狀態，源極電極16與漏極電極18通過氧化物半導體層14電導通。
[0071]在TFT5中，源極電極16作為橫穿氧化物半導體層14的左端部而沿垂直方向呈直線狀延伸的源極線6(圖2所示的源極總線4)的一部分設置。在該結構中，源極電極16為和源極線6與氧化物半導體層14的連接區域(源極連接區域Rs)對應的部分。此外，源極電極16(或源極連接區域Rs)的寬度與氧化物半導體層14的寬度相同。另外，在本實施方式的TFT5中，不僅在氧化物半導體層14之下存在柵極電極12，而且在源極線6之下也存在柵極電極12。
[0072]另一方面，漏極電極18與源極電極16不同，以位于氧化物半導體層14的寬度方向內側的方式具有更窄的寬度地設置。漏極電極18具有朝向源極電極16從圖中右側向左側突出的形狀，在其前端部形成有與氧化物半導體層14連接的連接區域Rd。另外，雖然在圖中未示出，但是與漏極電極18的和源極電極16側相反的一側連接的漏極線可以與源極線6平行地設置。該漏極線例如以不覆蓋氧化物半導體層14的方式設置，但是也可以與氧化物半導體層14的右端部稍微重疊。
[0073]圖4是用于對TFT5中的源極電極16(或源極連接區域Rs)的寬度Ws、漏極電極18 (或漏極連接區域Rd)的寬度Wd、源極連接區域Rs的面積As、漏極連接區域Rd的面積Ad等的大小關系進行說明的圖。
[0074]如圖4所示，漏極連接區域Rd的寬度Wd比源極連接區域Rs的寬度Ws小。此外，漏極連接區域Rd的面積Ad比源極連接區域Rs的面積As小。利用這樣的源極.漏極非對稱結構，即使在漏極側被施加高電壓的情況下也能夠抑制截止漏電流。
[0075]為了在防止導通電流降低的同時有效地抑制截止漏電流，漏極連接區域Rd的寬度Wd被設定為源極連接區域Rs的寬度Ws的例如0.5倍以上0.8倍以下。此外，漏極連接區域Rd的面積Ad被設定為源極連接區域Rs的面積As的例如0.5倍以上0.8倍以下。
[0076]在該結構中，在源極連接區域Rs與漏極連接區域Rd之間形成的有效的溝道區域14C，形成為以源極電極16的邊緣為下底、以漏極電極18的邊緣為上底的梯形狀。在以通過溝道電流方向上的源極.漏極中央部并且與溝道電流方向正交的直線C分割該溝道區域14C時，與源極電極16側的有效的溝道區域的面積Acs相比，漏極電極18側的有效的溝道區域的面積Acd更小。
[0077]另外，為方便起見，上述的有效的溝道區域14C作為被源極連接區域Rs的邊緣、漏極連接區域Rd的邊緣和將它們的端部彼此連結的2條直線圍成的梯形區域進行說明，但是實際上，氧化物半導體層14中的梯形區域附近的外側部分也能夠作為TFT5的溝道發揮作用。
[0078]圖5針對在氧化物半導體TFT中采用源極.漏極非對稱結構(S/D非對稱:圖3)的情況和采用源極.漏極對稱結構(S/D對稱:圖1)的情況，分別表示出截止時(Vg = O)相對于源極電壓或漏極電壓的大小的、漏極電流的大小(即漏電流的大小)。將圖5中用虛線表示的圖表(S/D非對稱)和用實線表示的圖表(S/D對稱)進行比較可知，采用S/D非對稱時漏電流被抑制。
[0079]接著，參照圖6和圖7對圖2所示的柵極驅動器110的結構例進行說明。另外，在國際公開第2011/024499號(專利文獻2)中記載有與圖6和圖7所示的柵極驅動器110同樣的結構。為了參考，在本說明書中援用國際公開第2011/024499號的全部公開內容。
[0080]圖6是表示柵極驅動器110的電路結構例的圖。如圖所示，柵極驅動器110由多級移位寄存器112構成。各級移位寄存器112與像素矩陣的各行對應。
[0081]移位寄存器112包括2a個雙穩態電路，各個雙穩態電路構成為能夠通過觸發信號來切換輸出2個穩定狀態中的一個穩定狀態。在各個雙穩態電路中設置有:接收4相的時鐘信號CKA、CKB、CKC、CKD的輸入端子;接收置位信號S的輸入端子;接收復位信號R的輸入端子;接收清除信號CLR的輸入端子;接收低電位的直流電壓VSS的輸入端子;和輸出狀態信號Q的輸出端子。
[0082]此外，在邊框區域中的外周部分，設置有柵極時鐘信號(第一柵極時鐘信號CK1、第二柵極時鐘信號CK1B、第三柵極時鐘信號CK2和第四柵極時鐘信號CK2B)用的主干配線、低電位的直流電壓VSS用的主干配線、清除信號CLR用的主干配線。
[0083]圖7是表示雙穩態電路112A(移位寄存器112的I級的結構)的更詳細結構的電路圖。如圖7所示，雙穩態電路112A包括1個薄膜晶體管(MA、MB、M1、MF、MJ、MK、ME、ML、MN和MD)和電容器CAPI。此外，該雙穩態電路112A包括接收時鐘信號CKA、CKB、CKC、CKD的輸入端子、接收置位信號S的輸入端子、接收復位信號R的輸入端子、接收清除信號CLR的輸入端子、和輸出狀態信號Qn的輸出端子OUT。
[0084]薄膜晶體管MB的源極端子、薄膜晶體管MA的漏極端子、薄膜晶體管MJ的柵極端子、薄膜晶體管ME的漏極端子、薄膜晶體管ML的漏極端子、薄膜晶體管MI的柵極端子和電容器CAPl的一端相互連接。另外，為方便起見，將它們相互連接的配線部稱為“第一節點”，在圖中用符號NI表不。
[0085]此外，薄膜晶體管MJ的漏極端子、薄膜晶體管MK的漏極端子、薄膜晶體管MF的源極端子和薄膜晶體管ME的柵極端子相互連接。另外，為方便起見，將它們相互連接的配線部稱為“第二節點”，在圖中用符號N2表示。
[0086]在該結構中，圖左側所示的薄膜晶體管MA在清除信號CLR成為高電平時，將第一節點NI的電位設定為低電平。另一方面，薄膜晶體管MB在置位信號S成為高電平時，將第一節點NI的電位設定為高電平。
[0087]此外，圖右側所示的薄膜晶體管MI作為輸出緩沖晶體管發揮作用，在第一節點NI的電位成為高電平時，將第一時鐘信號CKA的電位提供給輸出端子。此外，圖中央上部所示的薄膜晶體管MF在第三時鐘信號CKC成為高電平時，使第二節點N2的電位為高電平。
[0088]薄膜晶體管MJ在第一節點NI的電位成為高電平時使第二節點N2的電位為低電平。在與該雙穩態電路112A的輸出端子OUT連接的柵極總線被選擇的期間中，當第二節點N2成為高電平，薄膜晶體管ME成為導通狀態時，第一節點NI的電位降低，薄膜晶體管MI成為截止狀態。為了防止這樣的現象，設置有薄膜晶體管MJ。
[0089]薄膜晶體管MK在第四時鐘信號CKD成為高電平時使第二節點N2的電位為低電平。如果沒有設置薄膜晶體管MK，則在選擇期間以外的期間中，第二節點N2的電位總是成為高電平，持續對薄膜晶體管ME施加偏壓。如此，則薄膜晶體管ME的閾值電壓上升，薄膜晶體管ME不能作為開關充分地發揮作用。為了防止這樣的現象，設置有薄膜晶體管MK。
[0090]薄膜晶體管ME在第二節點N2的電位成為高電平時使第一節點NI的電位為低電平。薄膜晶體管ML在復位信號R成為高電平時使第一節點NI的電位為低電平。薄膜晶體管MN在復位信號R成為高電平時使輸出端子的電位為低電平。薄膜晶體管MD在第二時鐘CKB成為高電平時使輸出端子OUT的電位為低電平。電容器CAPI在與該雙穩態電路112A的輸出端子OUT連接的柵極總線被選擇的期間中作為用于將第一節點NI的電位維持在高電平的補償電容發揮作用。
[0091]在該結構中，圖7所示的第一節點NI是電位通過自舉被提高至電源電壓以上的節點。另外，在本電路結構中，自舉是指以下的動作:在使輸出緩沖晶體管MI導通時，利用通過由輸出緩沖晶體管MI的源極電位的上升引起的寄生電容進行的向柵極端子的電壓施加和在電容器CAPl的蓄電，在將柵極電壓提升至超過置位信號S的電位的狀態下使輸出緩沖晶體管MI導通。
[0092]將第一節點NI下拉的薄膜晶體管MA、ME、ML的漏極側與第一節點NI連接，源極側與VSS連接。在自舉動作時，第一節點NI成為高電壓時，上述的各薄膜晶體管MA、ME、ML為截止狀態，而且漏極-源極間被施加高電壓。此時，如果各薄膜晶體管MA、ME、ML的溝道長度短、截止耐壓低，則不能保持正常的截止狀態，其結果是，有可能第一節點NI電位降低，驅動器的選擇/非選擇動作失敗。
[0093]此外，輸出緩沖晶體管MI的漏極端子被輸入DUTY比(占空比)為50%的時鐘信號CKA，但是在該級沒有被選擇的情況下，不將時鐘信號CKA作為狀態信號Qn輸出。在該晶體管MI的截止耐壓低的情況下，在非選擇時，時鐘信號CKA的電壓也被作為狀態信號Qn輸出，成為誤動作的主要原因。
[0094]因此，對上述那樣的薄膜晶體管要求高耐壓，但是，如果使溝道長度變長則薄膜晶體管的截止耐壓處于上升的趨勢，容易確保驅動器的動作，另一方面，薄膜晶體管的面積增加，從而柵極驅動器的布置面積增加。這會導致顯示面板的外形尺寸的增加，不能滿足器件的小型化的要求。
[0095]因此，對要求截止耐壓性的薄膜晶體管，應用使用圖3和圖4說明的本實施方式的TFT5的結構(源極.漏極非對稱結構)。由此，能夠不使器件大型化而提高截止耐壓。另外，對不是特別需要截止耐壓性的薄膜晶體管MD、MF、MN等，也可以應用圖1所示的比較例的TFT90的結構。
[0096]以上，對單片柵極驅動器110的例示的結構進行了說明，但是也可以具有其它結構，這是不言而喻的。在該情況下也是，對在單片柵極驅動器中在截止時漏極側有可能被施加高電壓的任意的TFT應用上述的源極.漏極非對稱結構即可。例如，優選對在截止時漏極側被施加的電壓可能為20V?60V的TFT應用源極.漏極非對稱結構。
[0097]以下，參照圖3的(a)和(b)對本實施方式的周邊電路TFT5的制造方法進行說明。該周邊電路TFT5能夠利用應用于設置在顯示區域Rl的像素TFT50(參照圖2)的制造工藝來制作。
[0098]首先，在基板10上形成柵極電極12。更具體而言，在玻璃基板上，利用濺射裝置以100?300]11]1的厚度形成成為柵極電極的金屬膜(10、1';[、41、13、0、411等)。該金屬膜可以具有疊層結構(例如Ti/Al/Ti)。成膜后，通過利用光刻法對金屬膜進行圖案化，能夠得到柵極電極12等。
[0099]接著，形成柵極絕緣層20ο更具體而言，通過利用等離子體CVD裝置在300?400 V的溫度以300?400nm的厚度形成硅氧化膜S12或硅氮化膜SiNx而得到柵極絕緣層20。柵極絕緣層20也可以具有S12與SiNx的疊層結構。
[0100]接著，形成作為有源層的氧化物半導體層14。更具體而言，利用濺射裝置在200?400 °C的溫度以40?50nm的厚度形成由氧化物半導體(In-Ga-Zn-O類半導體、In-Zn-O類半導體、ZnO類半導體等)構成的薄膜。然后，可以將不活潑的氬氣Ar(流量:100?300sCCm)與氧氣02(流量:5?20sCCm)導入濺射裝置。另外，氧化物半導體膜也可以不利用濺射法而利用涂敷工藝以40?50nm的厚度形成。成膜后，利用光刻法對氧化物半導體膜進行圖案化，能夠得到成為各TFT的有源層的島狀的氧化物半導體層14。氧化物半導體層14的寬度方向的尺寸例如被設定為5μηι?50μηι，溝道電流方向的尺寸例如被設定為I Ομπι?20μηι。
[0101]接著，形成源極.漏極電極16、18。更具體而言，利用濺射裝置以100?300nm的厚度形成金屬膜(10、1'^13&、0^11等)，利用光刻法對該金屬膜進行圖案化，由此得到源極.漏極電極16、18。在該工序中，TFT5完成。另外，金屬膜也可以具有疊層結構(例如Ti/Al/Ti)o
[0102]此時，如已使用圖4說明的那樣，適當選擇源極.漏極電極16、18的形狀和配置，使得漏極連接區域Rd的寬度和面積比源極連接區域Rs的寬度和面積小。因此，在光刻法中，例如在使用由感光性樹脂構成的抗蝕劑進行金屬膜的蝕刻的情況下，適當地選擇決定抗蝕劑圖案的掩模的圖案和對準即可。
[0103]具體而言，源極連接區域Rs的寬度(在本實施方式中與氧化物半導體層14的寬度相同)例如可以為5μηι?50μηι，漏極連接區域Rd的寬度例如可以為2.5μηι?40μηι。此外，源極.漏極間的間隔(即TFT5的溝道長度)例如可以為5μπι?15μπι。
[0104]然后，根據需要形成作為覆蓋TFT5的保護層的鈍化層(未圖示)。更具體而言，利用等離子體CVD裝置在200?300 °C的溫度以200?300nm的厚度形成氧化膜S12或氮化膜SiNx。保護層也可以具有S12與SiNx的疊層結構。
[0105]然后，在200?400°C的溫度，在干燥空氣或大氣中進行I?2小時的熱處理。通過該熱處理，能夠提高TFT5的元件特性。
[0106]以上說明的用于制作TFT5的工藝，與制作像素TFT50的工藝相同，像素TFT50的對應的各構成要素也能夠通過上述的各工藝形成。
[0107]另外，為了制作有源矩陣基板100，可以在上述的熱處理工序之后，在顯示區域Rl進行例如形成有機層間絕緣膜的工序、形成透明共用電極的工序、以及隔著絕緣層形成像素電極的工序等。這些工序能夠利用公知的方法進行，因此在此省略說明。
[0108]此外，上述的氧化物半導體層14例如包括In-Ga-Zn-O類的半導體(以下，簡稱為“In-Ga-Zn-Ο類半導體”)。在此，In-Ga-Zn-O類半導體為In(銦)、Ga(鎵)、Zn(鋅)的三元類氧化物，In、Ga和Zn的比例(組成比)沒有特別限定，例如包括In: Ga: Zn = 2:2:1、In: Ga: Zn = 1:1: K In: Ga: Zn= 1: 1:2等。在本實施方式中，氧化物半導體層14可以為例如以In:Ga:Zn=l:1:1的比例包含In、Ga、Zn的In-Ga-Zn-O類半導體層。
[0109]具有In-Ga-Zn-O類半導體層的TFT具有高的迀移率(與a-Si TFT相比超過20倍)和低的漏電流(與a-Si TFT相比小于百分之一)，因此，適合用作驅動TFT和像素TFT。如果使用具有In-Ga-Zn-O類半導體層的TFT，則能夠大幅削減顯示裝置的消耗電力。
[0110]In-Ga-Zn-O類半導體可以為非晶，也可以包含結晶部分。作為結晶In-Ga-Zn-O類半導體，優選c軸與層面大致垂直地取向的結晶In-Ga-Zn-O類半導體。這樣的In-Ga-Zn-O類半導體的結晶結構例如在日本特開號公報(專利文獻I)中公開。為了參考，在本說明書中援用日本特開號公報的全部公開內容。
[0111]氧化物半導體層14可以包含其它的氧化物半導體來代替In-Ga-Zn-O類半導體。例如可以包含Zn-O類半導體(ZnO)、In-Zn-O類半導體(IZO(注冊商標))、Zn-T1-O類半導體(ZTO),Cd-Ge-O類半導體、Cd-Pb-O類半導體、CdO(氧化鎘)、Mg-Zn-O類半導體、In-Sn-Zn-O類半導體(例如In203-Sn02-Zn0)、In-Ga-Sn-O類半導體等。
[0112]在使用以上說明的本實施方式的有源矩陣基板100制作液晶面板的情況下，可以采用在有源矩陣基板100之外另外準備對置基板，在有源矩陣基板100與對置基板之間設置液晶層的結構。
[0113]對置基板例如在縱向電場模式的情況下通過在玻璃基板上設置由透明導電膜(例如厚度10nm的ITO膜)形成的對置電極而得到。此外，在進行彩色顯示的情況下，可以在對置基板上設置例如RGB三色的彩色濾光片。此外，也可以在對置基板上設置有用于維持對置基板與有源矩陣基板100的間隙的感光間隔物。另外，彩色濾光片和感光間隔物也可以設置在有源矩陣基板100上。
[0114]此外，為了制作液晶面板，例如可以在使用配置在外周部的環狀的密封件將有源矩陣基板100和對置基板空出間隙地貼合后，在由密封件包圍的基板間的空隙中注入液晶材料。除此以外，也可以在將密封件和感光間隔物設置在對置基板上之后，滴下液晶材料，然后將有源矩陣基板100與對置基板貼合來制作液晶面板。另外，在使用I塊母玻璃制造多個液晶面板的情況下，進行用于分割成各液晶面板的切斷工序。
[0115]此外，在制作透射型的液晶顯示裝置的情況下，在上述的液晶面板的背面(TFT基板側)設置背光源單元。背光源單元中可以設置有擴散膜等各種光學元件。
[0116]另外，在本
【申請人】提出的國際公開第2014/069260號中記載有在像素TFT50中采用源極.漏極非對稱結構的例子。在本實施方式的有源矩陣基板100中，可以在周邊電路TFT5中應用上述的源極.漏極非對稱結構，并且在像素TFT50中也應用源極.漏極非對稱結構。
[0117](實施方式2)
[0118]以下，對實施方式2的有源矩陣基板進行說明。本實施方式2的有源矩陣基板與實施方式I的有源矩陣基板100的主要不同點在于，在構成單片柵極驅動器的至少一部分TFT52(周邊電路TFT)中，采用柵極電極12配置在氧化物半導體層14的上層的頂柵型的TFT結構。另外，在以下的說明中，對與實施方式I的有源矩陣基板100相同的構成要素標注相同的參照符號，避免說明的重復。
[0119]圖8的(a)和(b)是表示本實施方式的有源矩陣基板中，構成單片柵極驅動器的移位寄存器具備的多個TFT中的一部分TFT52(周邊電路TFT)的結構的平面圖和截面圖。TFT52可以為構成移位寄存器的多個TFT中的特別要求高耐壓化的特定的TFT。
[0120]TFT52在絕緣基板10上具有緩沖層11(例如，厚度100?300nm的S12膜或SiNx膜)、島狀的氧化物半導體層14、覆蓋氧化物半導體層14的柵極絕緣層20、和以隔著柵極絕緣層20與氧化物半導體層14重疊的方式設置的柵極電極12。此外，以覆蓋柵極電極12的方式設置有層間絕緣層22(例如，厚度200?300nm的S12膜或SiNx膜)。
[0121]此外，在層間絕緣層22之上設置有漏極電極16和源極電極18。漏極電極16和源極電極18分別通過以貫通柵極絕緣層20和層間絕緣層22的方式設置的源極接觸孔CHS和漏極接觸孔CHD與氧化物半導體層14的上表面連接。
[0122]在TFT52中，在源極接觸孔CHS內形成有源極電極16與氧化物半導體層14的連接區域(源極連接區域Rs)，在漏極接觸孔CHD內，形成有漏極電極18與氧化物半導體層14的連接區域(漏極連接區域Rd)。另外，源極電極16和漏極電極18可以為沿寬度方向延伸的源極線6和漏極線8的一部分。
[0123]源極連接區域Rs和漏極連接區域Rd在氧化物半導體層14的兩端部以彼此分離的方式形成，在源極連接區域Rs與漏極連接區域Rd之間形成有氧化物半導體層14的溝道區域14C。
[0124]圖9是用于對TFT52中的源極連接區域Rs的寬度Ws、漏極連接區域Rd的寬度Wd、源極連接區域Rs的面積As、漏極連接區域Rd的面積Ad等的大小關系進行說明的圖。
[0125]如圖9所示，與實施方式I的TFT5同樣，漏極連接區域Rd的寬度Wd比源極連接區域Rs的寬度Ws小。此外，漏極連接區域Rd的面積Ad比源極連接區域Rs的面積As小。另外，與實施方式I的TFT5同樣，在以中央直線C分割溝道區域14C時，與源極電極16側的有效的溝道區域的面積Acs相比，漏極電極18側的有效的溝道區域的面積Acd更小。
[0126]與實施方式I的TFT5同樣，為了在防止導通電流降低的同時有效地抑制截止漏電流，漏極連接區域Rd的寬度Wd被設定為源極連接區域Rs的寬度Ws的例如0.5倍以上0.8倍以下。
[0127]此外，在本實施方式中，氧化物半導體層14的寬度與源極連接區域Rs的寬度Ws可以不同。典型地，決定源極接觸孔CHS的形狀，使得源極連接區域Rs的寬度Ws比氧化物半導體層14的寬度小。但是，也可以使源極接觸孔CHS的寬度比氧化物半導體層14的寬度大，在該情況下，源極連接區域Rs的寬度Ws與氧化物半導體層14的寬度相同。
[0128]這樣，在頂柵型的TFT52中，通過采用源極.漏極非對稱結構，也能夠抑制漏極側被施加高電壓的情況下的截止漏電流。另外，對本實施方式的TFT52，也與圖5所示的圖表同樣確認了:在使用源極.漏極非對稱結構(S/D非對稱)的情況下，與使用源極.漏極對稱結構(S/D對稱)的情況相比，截止漏電流降低。
[0129]以下，參照圖8的(a)和(b)說明TFT52的制造工藝。
[0130]首先，在絕緣基板10上形成緩沖層11。緩沖層11例如通過利用等離子體CVD裝置在200?300°C的溫度形成厚度100?300nm的S12膜或SiNx膜而得到。
[0131]接著，利用與實施方式I的TFT5同樣的工藝形成氧化物半導體層14。進一步，利用與TFT5同樣的工藝在氧化物半導體層14上形成柵極絕緣層20。進一步，利用與TFT5同樣的工藝，以隔著柵極絕緣層20與氧化物半導體層14重疊的方式形成柵極電極12。
[0132]然后，形成層間絕緣層22O更具體而言，通過使用等離子體CVD裝置在200?300°C的溫度以200?300nm的厚度形成S12膜或SiNx膜而得到層間絕緣層22。層間絕緣層22也可以為S12膜與SiNx膜的疊層結構。
[0133]然后，通過進行光刻工序和干式或濕式蝕刻，形成貫通層間絕緣層22和柵極絕緣層20的一對接觸孔CHS、CHD ο此時，形成各接觸孔CHS、CHD，使得漏極接觸孔CHD的面積和寬度比源極接觸孔CHS的面積和寬度小。
[0134]然后，利用與TFT5同樣的工藝形成源極電極16和漏極電極18。源極電極16和漏極電極18也可以作為源極線6和漏極線8的一部分形成。源極電極16和漏極電極18以分別完全覆蓋源極接觸孔CHS和漏極接觸孔CHD的方式設置。在該工序中，源極電極16在源極接觸孔CHS的內部與氧化物半導體層14連接而形成源極連接區域Rs，漏極電極18在漏極接觸孔CHD的內部與氧化物半導體層14連接而形成漏極連接區域Rs。
[0135]源極連接區域Rs的寬度和面積由源極接觸孔CHS的尺寸決定，漏極連接區域Rd的寬度和面積由漏極接觸孔CHD的尺寸決定。因為如上述那樣設定各接觸孔的尺寸，所以漏極連接區域Rd的寬度和面積比源極連接區域Rs的寬度和面積小。
[0136]然后，可以進行與TFT5同樣的熱處理，由此，能夠提高TFT52的元件特性。
[0137]以上說明的用于制作TFT52的工藝，與制作在顯示區域形成的像素TFT的工藝相同，像素TFT的對應的各構成要素也能夠利用上述的各工藝形成。在本實施方式中，制作成像素TFT也與周邊電路TFT52同樣地具有頂柵型的TFT結構。
[0138](實施方式3)
[0139]以下，對實施方式3的有源矩陣基板進行說明。本實施方式3的有源矩陣基板與實施方式I的有源矩陣基板100的主要不同點在于，在構成單片柵極驅動器的至少一部分TFT53(周邊電路TFT)中，在氧化物半導體層14的上層設置有蝕刻阻擋層24。另外，在以下的說明中，對與TFT基板100相同的構成要素標注相同的參照符號，避免說明的重復。
[0140]圖10的(a)和(b)是表示本實施方式的有源矩陣基板中構成單片柵極驅動器的移位寄存器具備的多個TFT中的一部分TFT53(周邊電路TFT)的結構的平面圖和截面圖。TFT53可以為構成移位寄存器的多個TFT中的特別要求高耐壓化的特定的TFT。
[0141]TFT53在絕緣基板10上具有柵極電極12、覆蓋柵極電極12的柵極絕緣層20、和以隔著柵極絕緣層20重疊在柵極電極12之上的方式設置的島狀的氧化物半導體層14。
[0142]此外，在氧化物半導體層14之上，設置有由S12等形成的蝕刻阻擋層24。設置蝕刻阻擋層24是用于在后述的源極.漏極形成工序中對金屬膜進行圖案化時，防止在氧化物半導體層14的溝道區域14C產生蝕刻損傷。
[0143]在圖10的(a)和(b)所示的方式中，蝕刻阻擋層24以將氧化物半導體層14整體地覆蓋的方式設置。但是，以貫通蝕刻阻擋層24的方式，在與氧化物半導體層14的左端部對應的位置形成有源極接觸孔CHS，在與右端部對應的位置形成有漏極接觸孔CHD。源極接觸孔CHS的寬度和面積形成得比漏極接觸孔CHD的寬度和面積大。
[0144]以彼此分離的方式設置的源極電極16和漏極電極18，通過該源極接觸孔CHS和漏極接觸孔CHD與氧化物半導體層14連接。在該結構中，在源極接觸孔CHS內形成有源極電極16與氧化物半導體層14的連接區域(源極連接區域Rs)，在漏極接觸孔CHD內，形成有漏極電極18與氧化物半導體層14的連接區域(漏極連接區域Rd)。另外，源極電極16和漏極電極18可以為沿垂直方向延伸的源極線6和漏極線8的一部分。
[0145]源極連接區域Rs和漏極連接區域Rd在氧化物半導體層14的兩端部以彼此分離的方式形成，在源極連接區域Rs與漏極連接區域Rd之間形成有氧化物半導體層14的溝道區域14C。
[0146]圖11是用于對TFT53中的源極連接區域Rs的寬度Ws、漏極連接區域Rd的寬度Wd、源極連接區域Rs的面積As、漏極連接區域Rd的面積Ad等的關系進行說明的圖。
[0147]如圖11所示，在本實施方式中，漏極連接區域Rd的寬度Wd也比源極連接區域Rs的寬度Ws小。此外，漏極連接區域Rd的面積Ad也比源極連接區域Rs的面積As小。另外，與實施方式2的TFT52同樣，在以中央直線C分割溝道區域14C時，與源極電極16側的有效的溝道區域的面積Acs相比，漏極電極18側的有效的溝道區域的面積Acd更小。
[0148]這樣，通過在具有蝕刻阻擋層24的TFT53中采用源極.漏極非對稱結構，也能夠在漏極側被施加高電壓的情況下抑制截止漏電流。另外，對本實施方式的TFT5 3，也與圖5所示的圖表同樣確認了:在使用源極.漏極非對稱結構(S/D非對稱)的情況下，與使用源極.漏極對稱結構(S/D對稱)的情況相比，截止漏電流降低。
[0149]以下，參照圖1O說明TFT53的制造工藝。
[0150]利用與實施方式I的TFT5同樣的工藝，在絕緣基板10上形成柵極電極12、柵極絕緣層20、氧化物半導體層14。
[0151]然后，以至少覆蓋成為氧化物半導體層14的溝道區域的部分的方式形成蝕刻阻擋層24。更具體而言，使用等離子體CVD裝置在300?400 °C的溫度以100?400nm的厚度形成S12膜，使用光刻法在S12膜設置一對接觸孔CHS、CHD，由此能夠得到蝕刻阻擋層24。此時，形成各接觸孔CHS、CHD使得漏極接觸孔CHD的面積和寬度比源極接觸孔CHS的面積和寬度小。
[0152]然后，利用與TFT5同樣的工藝形成源極電極16和漏極電極18。源極電極16和漏極電極18作為源極線6和漏極線8的一部分，以分別完全覆蓋源極接觸孔CHS和漏極接觸孔CHD的方式設置。在該工序中，源極電極16在源極接觸孔CHS的內部與氧化物半導體層14連接而形成源極連接區域Rs，漏極電極18在漏極接觸孔CHD的內部與氧化物半導體層14連接而形成漏極連接區域Rs。
[0153]源極連接區域Rs的寬度和面積由源極接觸孔CHS的尺寸決定，漏極連接區域Rd的寬度和面積由漏極接觸孔CHD的尺寸決定。因為如上述那樣設定各接觸孔的尺寸，所以漏極連接區域Rd的寬度和面積比源極連接區域Rs的寬度和面積小。
[0154]然后，根據需要，可以與實施方式I的TFT5同樣地設置保護層(未圖示)。保護層通過利用等離子體CVD裝置在200?300°C的溫度以200?300nm的厚度形成氧化膜S12或氮化膜SiNx而形成。保護膜也可以為S12與SiNx的疊層結構。另外，可以進行與實施方式I的TFT5同樣的熱處理，由此，能夠提高TFT53的元件特性。
[0155]以上說明的用于制作TFT53的工藝與制作在顯示區域形成的像素TFT的工藝相同，像素TFT的對應的各構成要素也能夠利用上述的各工藝形成。在本實施方式中，在像素TFT也與周邊電路TFT53同樣地設置有蝕刻阻擋層24，對氧化物半導體層的溝道區域的蝕刻損傷被降低。
[0156]以下，參照圖12對本實施方式的變形例的有源矩陣基板進行說明。
[0157]如圖12所示，在設置在變形例的有源矩陣基板上的TFT53’(周邊電路TFT)中，以覆蓋氧化物半導體層14的至少溝道部分14C的方式呈島狀設置有蝕刻阻擋層24’。但是，該島狀的蝕刻阻擋層24’在源極側和漏極側具有不同的非對稱的形狀。
[0158]更具體而言，在變形例的TFT53’中，島狀的蝕刻阻擋層24’設置成覆蓋氧化物半導體層14的溝道區域14C，但是將氧化物半導體層14的端部露出。源極電極16和漏極電極18形成為覆蓋蝕刻阻擋層24’的各個橫側邊緣，在氧化物半導體層14的露出部分形成有連接區域Rs和Rd。
[0159]在此，為了形成非對稱的連接區域Rs和Rd，蝕刻阻擋層24’在源極側和漏極側具有不同的邊緣形狀。更具體而言，在源極側形成有橫穿氧化物半導體層的直線狀的邊緣，而在漏極側，在邊緣形成有使氧化物半導體層部分地露出的矩形的缺口部。通過將漏極電極18與在該缺口部露出的氧化物半導體層14連接，能夠得到與源極側相比，寬度和面積小的漏極連接區域。
[0160](實施方式4)
[0161]以下，對實施方式4的有源矩陣基板進行說明。本實施方式4的有源矩陣基板與實施方式I的有源矩陣基板100的主要不同點在于，在構成單片柵極驅動器的至少一部分TFT54a、54b(周邊電路TFT)中，使用在源極側和漏極側具有非對稱的平面形狀的氧化物半導體層14’。另外，在以下的說明中，對與TFT基板100相同的構成要素標注相同的參照符號，避免說明的重復。
[0162]圖13的(a)是表示本實施方式的有源矩陣基板的周邊電路TFT54a的結構的平面圖。TFT54a可以為單片柵極驅動器中包含的多個TFT中的特別要求高耐壓化的特定的TFT。
[0163]TFT54a為底柵型的TFT，與實施方式I的TFT5同樣，在絕緣基板上具有柵極電極12、柵極絕緣層、氧化物半導體層14’。在此，氧化物半導體層14’具有梯形的平面形狀，該梯形具有與溝道寬度方向大致平行的上底和下底。
[0164]在TFT54a中，源極線6以覆蓋氧化物半導體層14’的下底的方式，與溝道寬度方向平行地呈直線狀延伸。源極線6中的與氧化物半導體層14’連接的部分作為源極電極16發揮作用，在該部分形成有源極連接區域Rs。
[0165]此外，漏極線8以覆蓋氧化物半導體層14’的上底的方式，與溝道寬度方向平行地呈直線狀延伸。漏極線8中的與氧化物半導體層14’連接的部分作為漏極電極18發揮作用，在該部分形成有漏極連接區域Rd。
[0166]通過這樣將氧化物半導體層14’的平面形狀設置成在源極側和漏極側非對稱的梯形，能夠使漏極連接區域Rd的寬度和面積比源極連接區域Rs的寬度和面積小。
[0167]圖13的(b)是表示本實施方式的變形例的周邊電路TFT54b的結構的平面圖。在圖13的(b)所示的變形例中，氧化物半導體層14’具有橫向T字型(凸型)的平面形狀，沿溝道寬度方向延伸的T字型的上邊部分與源極線6連接，T字型的突出部分與漏極線8連接。在這樣的結構中，也能夠使漏極連接區域Rd的寬度和面積比源極連接區域Rs的寬度和面積小。
[0168]通過如以上那樣使氧化物半導體層14’的形狀為在源極側和漏極側非對稱的形狀，能夠將源極線6與漏極線8比較接近地配置。在本實施方式中，能夠不將氧化物半導體層14與源極電極16和漏極電極18經由在介于它們之間的絕緣層設置的面積不同的一對接觸孔連接(實施方式2和3)，而將呈直線狀延伸的源極線6與漏極線8的一部分作為源極電極16和漏極電極18使用。因此，能夠省去在氧化物半導體層14’與源極電極、漏極電極16、18之間設置絕緣層的工藝，此外，能夠將元件尺寸設定得更小。
[0169]另外，如本實施方式4那樣使氧化物半導體層14’為源極.漏極非對稱形狀的結構，也能夠與上述的實施方式I?3中說明的TFT組合使用。
[0170]產業上的可利用性
[0171]本發明的實施方式的有源矩陣基板例如適合應用于液晶顯示裝置等顯示裝置。此夕卜，能夠用于在使用氧化物半導體TFT構成的各種器件中，抑制要求高耐壓化的TFT的截止漏電流。
[0172]符號說明
[0173]2 柵極總線
[0174]4 源極總線
[0175]5 TFT(周邊電路 TFT)
[0176]6 源極線
[0177]8 漏極線
[0178]10 基板
[0179]11 緩沖層
[0180]12 柵極電極
[0181]14 氧化物半導體層
[0182]16 源極電極
[0183]18 漏極電極
[0184]20 柵極絕緣層
[0185]22 層間絕緣層
[0186]24 蝕刻阻擋層
[0187]100有源矩陣基板
[0188]HO柵極驅動器
[0189]112移位寄存器
[0190]112A雙穩態電路
[0191]120源極驅動器
[0192]CHS源極接觸孔
[0193]CHD漏極接觸孔
[0194]Rl 顯示區域
[0195]R2 邊框區域
[0196]R8 源極連接區域
[0197]Rd 漏極連接區域
【主權項】
1.一種有源矩陣基板，其具有設置有多個像素的顯示區域和設置在所述顯示區域的外側的邊框區域，在所述邊框區域設置有構成驅動電路的多個周邊電路TFT，所述有源矩陣基板的特征在于: 所述多個周邊電路TFT各自具有:柵極電極;氧化物半導體層，該氧化物半導體層以在與所述柵極電極絕緣的狀態下與所述柵極電極至少部分地重疊的方式配置;以及與所述氧化物半導體層連接的源極電極和漏極電極， 在所述多個周邊電路TFT中的至少一部分周邊電路TFT中，非對稱地形成有源極連接區域和漏極連接區域，其中，所述源極連接區域為所述氧化物半導體層與所述源極電極的連接區域，所述漏極連接區域為所述氧化物半導體層與所述漏極電極的連接區域。2.如權利要求1所述的有源矩陣基板，其特征在于: 所述漏極連接區域的寬度比所述源極連接區域的寬度小。3.如權利要求1或2所述的有源矩陣基板，其特征在于: 所述漏極連接區域的面積比所述源極連接區域的面積小。4.如權利要求1?3中任一項所述的有源矩陣基板，其特征在于: 所述漏極電極的寬度比所述源極電極的寬度小。5.如權利要求1?3中任一項所述的有源矩陣基板，其特征在于: 還具有絕緣層，該絕緣層介于所述氧化物半導體層與所述源極電極以及所述漏極電極之間，在與所述源極電極和所述漏極電極對應的位置形成有源極接觸孔和漏極接觸孔，所述源極電極和所述漏極電極分別在所述源極接觸孔和所述漏極接觸孔的內部與所述氧化物半導體層連接， 所述源極接觸孔與所述漏極接觸孔具有不同的形狀。6.如權利要求5所述的有源矩陣基板，其特征在于: 所述柵極電極設置在所述絕緣層之上。7.如權利要求5所述的有源矩陣基板，其特征在于: 所述柵極電極設置在所述絕緣層之下。8.如權利要求1?7中任一項所述的有源矩陣基板，其特征在于: 所述多個周邊電路TFT包括:所述非對稱地形成有所述源極連接區域和所述漏極連接區域的周邊電路TFT;和對稱地形成有所述源極連接區域和所述漏極連接區域的周邊電路TFT。9.如權利要求1?8中任一項所述的有源矩陣基板，其特征在于: 在所述非對稱地形成有所述源極連接區域和所述漏極連接區域的周邊電路TFT的截止期間，所述漏極電極被施加的電壓為20V以上。10.如權利要求1?9中任一項所述的有源矩陣基板，其特征在于: 所述氧化物半導體層包含選自In、Ga和Zn中的至少I種元素。11.如權利要求10所述的有源矩陣基板，其特征在于: 所述氧化物半導體層包含In-Ga-Zn-O類半導體，所述In-Ga-Zn-O類半導體包含結晶部分。
【文檔編號】H01L29/786GK105993077SQ201580007789
【公開日】2016年10月5日
【申請日】2015年2月10日
【發明人】富田雅裕, 上田直樹
【申請人】夏普株式會社