用于射頻集成無源器件的具有降低的射頻損耗的高電阻硅襯底的制作方法
【專利摘要】本申請涉及一種用于射頻集成無源器件的具有降低的射頻損耗的高電阻率硅襯底(100)。該襯底包括包含有高電阻率體硅的體區(110)和包括在體區之上的破裂硅的保留的亞表面晶格損傷區(120b)。晶格損傷區被處理到襯底中并且保留的晶格損傷區被配置為通過抑制寄生表面傳導來實現襯底的RF損耗降低。
【專利說明】
用于射頻集成無源器件的具有降低的射頻損耗的高電阻硅襯底
技術領域
[0001]本申請總體涉及一種用于射頻集成無源器件(RF-1ro)的具有降低的射頻(RF)損耗的高電阻率硅(HRS)襯底。
【背景技術】
[0002]高電阻率硅襯底的可用性已經提供了開發和銷售特別是集成無源器件(iro)的RF組件的重要新機會。由于與已建立的集成電路(IC)制造技術、可用性、以及成本兼容，HRS已經成為幾乎理想的用于RF-1ro的襯底。
[0003]然而，表面效應繼續導致問題，部分地掩蓋了使用先進HRS襯底能夠獲得的潛在低RF損耗水平。即，被限制在硅-電介質界面處或電介質層自身內的電荷能夠創造累積或反向層，其使得生成寄生表面傳導通道。這些寄生通道在RF場中生成雜散電流。這些雜散電流接著增加了傳輸線衰減，降低了電感器中的可獲得的Q-因子，以及降低了這一襯底上制造的濾波器的選擇性。
[0004]已經設計方法以克服由這些表面效應導致的性能約束。最常用的方法是使用諸如為氬、娃、中子或質子的惰性種類的相對重的植入(M.Spirito^F.Maria de Pao la、L.Nanver、E.Valletta、B.Rong、B.Rejae1、L.C.N.de Vreede>J.J.N.Burghartz 的“Surface-Passivated High-Resistivity Silicon as True Microwave Substrate，，，IEEE Transact1n on Microwave Theory and Techniques，第53卷，第7期，2005年7月；Chan，K.T.、Chin，A.、Chen，Y.B.、Lin，Y.-D等人的 “Integrated antennas on Si ,proton-1mplanted Si and S1-On-QuartzMlEDM1lTechnical Digest, IEEE Internat1nal,2001 )以及HRS襯底的頂部上的非晶化多晶硅層的沉積(B.Rong、J.N.Burghartz、L.K.Nanver>B.Rejaei >.van der Zwan的“Surface-Passivated High-ResistivitySilicon Substrates for RFICs，，，IEEE Electron device letters，第25卷，第4期，2004年4月)D非晶化/多晶娃沉積同樣已經應用于處理SOI制造中使用的晶片(D.Lederer和J.-P.Raskin? uRF performance of a commercial SOI technology transferred onto apassivated HR silicon substrate，，，IEEE Transact1n on Electron Devices，2008年7月)。所有這些方法中的抑制效果基于對在HRS襯底的頂部上的植入或多晶硅層內的電荷載體的增強俘獲。
[0005]然而，所有這些方法導致了附加的成本影響，并且他們導致了在基于HRS的器件過程中的限制。這些問題已經限制了這些方法的可行性。

【發明內容】

[0006]本發明的一個目的是解決上述缺點以及提供一種用于構建在襯底上的射頻集成無源器件的具有降低的射頻信號損耗并因而具有更高的性能的高電阻率硅襯底。
[0007]本發明的一個目的通過提供根據權利要求1所述的高電阻率硅襯底、根據權利要求9所述的方法、以及根據權利要求10所述的射頻集成無源器件來滿足。
[0008]用于射頻集成無源器件的具有降低的射頻損耗的高電阻率硅襯底的一個實施例包括包含有高電阻率體硅的體區。襯底進一步包括保留的亞表面晶格損傷區，其被處理到襯底的前側中，形成前表面并且包括在體區之上的破裂硅。晶格損傷區被處理到襯底中并且保留的晶格損傷區被配置為通過抑制寄生表面傳導來實現襯底的RF損耗降低。
[0009]術語“表面鈍化”指例如為對硅晶片的表面所做的以用于在抑制在RF激勵下的寄生表面傳導使能的雜散電流生成的處理。
[0010]術語“高電阻率娃”指具有例如典型地在lOOOhm-cm或更大值以上的異常高電阻率的半導體級硅晶體。標準的硅電阻率在從I以下上至10-200hm-cm的范圍上。
[0011]術語“射頻集成無源器件”指已經集成在例如為高電阻率硅的合適的平臺上的無源組件，例如導體、電感器、陷波濾波器、體聲波(BAW)濾波器、薄膜體聲波共振器(FBAR)、以及其他類型的濾波器。
[0012]用于制造用于射頻集成無源器件的具有降低的射頻損耗的高電阻率硅襯底的方法的一個實施例包括生長高電阻率硅，以及處理生長硅以用于從生長的硅劃切硅晶片以及用于減薄劃切的硅晶片。該處理實現包括到經處理的硅晶片中的破裂硅的晶格損傷區。該方法進一步包括拋光經處理的硅晶片以獲得襯底，該襯底包括包含有高電阻率體硅的體區，以及通過拋光來保留在體區之上的晶格損傷區的至少一部分，晶格損傷區的至少一部分被配置為通過抑制寄生表面傳導來實現襯底的RF損耗降低。
[0013]射頻集成無源器件的一個實施例包括具有降低的射頻損耗的高電阻率硅襯底。該襯底包括包含有高電阻率體硅的體區和保留的亞表面晶格損傷區，該保留的亞表面晶格損傷區被處理到襯底的前側中，形成前表面并且包括在體區之上的破裂硅。晶格損傷區被處理到襯底中并且保留的晶格損傷區被配置為通過抑制寄生表面條件來實現襯底的RF損耗降低減少。
[0014]在從屬權利要求中定義了本發明的進一步的實施例。
[0015]動詞“包括”在本文獻中用作開放式限定，其既不排除也不要求還存在未列舉的特征。動詞“包含”和“具有”被定義為包括。
[0016]如這里所使用的，術語“一個”、“一種”以及“至少一個”限定為一個或多于一個，以及術語“多個”限定為兩個或多于兩個。
[0017]如這里所使用的，術語“另一”定義為至少第二或更多。
[0018]術語“或”總體上采用包括“和/或”的其含義，除非內容清晰地指示的其他情況。
[0019]對于上述定義的動詞和術語，應該應用這些定義，除非在權利要求中或者在本描述/說明書中給出不同的定義。
[0020]最后，除非明確記載，從屬權利要求中引用的特征可彼此自由組合。
【附圖說明】
[0021]將參照附圖來描述本發明的示例性實施例，其中
[0022]圖O圖示了亞表面損傷模型；
[0023]圖1a-1b圖示了在拋光工藝之前以及之后的前側損傷的HRS晶片；
[0024]圖1c圖不了使用可選的多晶娃層完成的如側損傷的HRS晶片；
[0025]圖2圖示了用于制造HRS晶片的方法的示例性流程圖；
[0026]圖3圖示了用于制造絕緣體上的硅(SOI)晶片的方法的示例性流程圖；以及
[0027]圖4a_4c圖示了前側損傷晶片、惰性種類植入晶片、以及具有多晶硅層的前側損傷晶片的電荷載流子擴散長度映射圖像。
【具體實施方式】
[0028]圖O圖不了亞表面(sub-surface)損傷模型(H.-F.Hadamovsky，WerkstoffedelHalbleitertechnik；Leipzig:Deutcher verlag fiir Grundstofftechnik，1990)。
[0029 ]用于制造HRS襯底(晶片)100的方法200被用于生成圖O中所圖示的破裂區的足夠深度和程度，使得隨著晶片表面的頂表面通過非損傷化學機械平坦化(CMP)拋光技術來完成。最上層被去除并且電荷載流子捕獲以及寄生傳導抑制將發生在破裂區中，該破裂區留在最終的晶片100中。之前所使用的通用方法-高劑量植入-通常限于每個擾亂/破裂晶體損傷水平，從而避免后續處理中的非晶化劑量和相關的問題。
[0030]圖1a-1b和2圖示了用于RF-1H)的具有降低的RF信號損耗的襯底100以及用于制造該襯底100的方法200。
[0031]在步驟202中，在啟動期間，生長腔被打開并且執行必需的服務操作，例如，檢查有關腔室條件以及所使用的反應氣體和硅電荷的充足性的操作。
[0032]在步驟204中，HRS鑄塊在腔體中生長并且生長的鑄塊通過劃切和打磨來處理。[0033 ]在步驟210中，HRS晶片例如通過根據當前的工業標準的多線劃切來從經處理的鑄塊中劃切。劃切工藝機械地將一些亞表面晶格損傷引入到被劃切的晶片中，在此之后，被劃切的晶片包括包含有破裂硅的晶格損傷區。接著，被劃切的晶片被清洗并且被劃切的晶片的邊緣被打磨。
[0034]在步驟220中，被劃切的晶片通過研磨來減薄，以至少部分地去除基于劃切的晶體損傷。接著清洗經研磨的晶片。
[0035]因為研磨工藝還機械地引入了一些亞表面晶體晶格損傷到經劃切的晶片中，經研磨的晶片包括晶格損傷區，在其中是破裂硅。備選地，如果基于劃切的晶體損傷注定要至少部分地保持在經研磨的晶片中，則有可能修改研磨工藝，使得基于劃切的晶格損傷區的至少一部分得以留下并且經研磨的晶片包括基于劃切和研磨的晶體損傷。為此最終效果的另一可能性是完全繞過研磨階段。
[0036]在步驟230中，經研磨的晶片被酸蝕，以用于至少部分地去除(一個或多個)晶體損傷，并且接著，經蝕刻的晶片被視覺地檢查、清洗、以及通過熱施主退火來處理。
[0037]在步驟240中，經蝕刻的晶片通過同樣機械地將亞表面晶體晶格損傷引入到經蝕刻的晶片中的受控打磨來減薄。因而，當修改打磨工藝以保留(一個或多個)之前處理的晶體損傷時，如果蝕刻工藝已經去除(一個或多個)基于劃切和/或研磨的晶體損傷，或者備選地，(一個或多個)打磨和之前處理的晶體損傷，則圖1a的經打磨的晶片100包括僅僅基于打磨的晶體損傷。
[0038]打磨工藝能夠例如通過旋轉磨料打磨來提供。除此之外，打磨工藝能夠通過包括粗打磨步驟和精打磨步驟的受控多步驟打磨來執行。
[0039]在雙步驟打磨工藝中，粗打磨階段用于標準的切削去除和更深的晶格損傷生成。這跟隨有其中晶片表面122在準備拋光中平坦化的精打磨階段。精打磨步驟能夠以兩種方式來完成。一種方式是僅僅在最上層120a中增加晶格損傷，該最上層通常將接著在拋光步驟260、270中去除。備選地，精打磨損傷深度能夠增加，使得即使在拋光步驟270之后，相比于由粗打磨階段引起的擾動(損傷)而言晶格擾動的量將增加。最終的拋光260、270用于進一步提高器件處理(光刻術)的晶片表面122特性。對于某些器件處理，表面制造要求更不嚴格，而是省略一個或多個表面制造步驟不會改變實施例。
[0040]打磨提供了所生成的晶格損傷的量和密度中的靈活性。這使得能夠調整鈍化層特性，以用于襯底100意圖的實際器件處理工藝的特定需求。
[0041]在步驟260中，控制單側拋光工藝，使得如圖1b所圖示的，晶格損傷區的一部分120a被去除以及在體區110之上的晶格損傷區的至少一部分120b被保留。
[0042]這一保留的晶格損傷區120b在襯底100的前側122。前側122可以在結構上是單晶硅并且形成前表面122。所保留的晶格損傷區120b包括破裂硅并且通過抑制寄生表面傳導來實現前側損傷襯底100的RF損耗降低。晶格損傷區120b可以包括破裂區121、過渡區124、以及在體硅區110之上的彈性應力區126。
[0043]根據本發明的一個實施例，RF-1PD包括具有降低的RF信號損耗的前側損傷襯底1013RF-1ro中的襯底100包括包含有高電阻率體硅的體區110并且包括在體區100之上的破裂硅的保留的亞表面晶格損傷區120b。晶格損傷區120b已經被機械地處理到襯底100中并且其被配置為通過抑制寄生表面條件來實現襯底100的RF損耗降低減少。
[0044]根據本發明的一個實施例，RF-1PD襯底100中的保留的晶格損傷區120b被處理到襯底100的前側122中并且它形成前表面122。
[0045]當晶格損傷區120a、120b由通過使用濕砂噴射、激光操縱、或刷損的拋光被完全去除時，還可能完成對正常的、無損傷前表面122的晶體破壞。然而，所有這些方法具有增加成本和引入了容易將污染帶入晶片100中的步驟的缺陷。
[0046]在步驟268中，如果需要借助于一些其他工藝來機械地將晶體晶格損傷提供到減薄的晶片100中，例如通過刷損、激光操縱、濕砂噴射、或干砂噴射，在步驟270中，減薄的晶片100被刷損、激光操縱、或濕砂噴射，以提供這樣的晶體損傷。
[0047]在步驟272中，包括包含有體硅的體區110的損傷晶片100例如通過CMP-拋光來拋光。拋光工藝特別針對在結構上可以為單晶硅的損傷晶片100的前側122。
[0048]根據本發明的一個實施例，RF-1H)襯底100中的經拋光的前側122結構上為CMP拋光的單晶硅。
[0049]在步驟274中，控制拋光工藝，使得在體區100之上的所提供的晶格損傷區的至少一部分被保留。
[0050]在步驟276中，有可能通過在經拋光的晶片表面122上-特別是前側122上-沉積多晶硅層130來提供多晶硅層130，使得沉積層130覆蓋晶格損傷區120a、120b的頂部。接著，對沉積層130拋光。
[0051]附加層130進一步增強通過晶格損傷區120a、120b實現的鈍化(降低導致的損耗)。其將增加經鈍化的HRS晶片100的處理成本，但是得到的前表面131將適于在半導體產業中常用的表面檢查方法。
[0052]用于此目的的層130的厚度能夠為0.2-8.Ομπι以及最優厚度為0.4-6.Ομπι。同時，沉積層130將增強。
[0053]在步驟280中，具有晶格損傷區120b的經拋光的晶片100通過分選、清洗、檢查、以及打包經拋光的晶片來最終處理。
[0054]接著，在步驟288中，方法200結束。
[0055]在典型的HRS生長工藝中，各種機械操控步驟210、220、240、250的指導原則是去除之前的機械步驟210、220、240、250中累積的所有的晶體損傷，但是所有這些能夠修改，以將一些晶體損傷引入到所完成的晶片100。
[0056]由多線劃切以及研磨損傷引起的機械損傷具有兩個大的缺陷。一個是在劃切步驟210中的覆蓋鋼絲中或者在研磨步驟220中的鐵板中引入的金屬污染對于半導體工藝是高度不利的，并且應該采取所有預防以確保這一污染不被帶到最后的晶片100上。雖然使用鉆石線劃切可以提供一些改進，實現此的最佳方式是在蝕刻步驟230中完全地去除這一損傷。
[0057]除此之外，在兩個晶片表面122、123上引入了所有這些損傷。晶片后側123的完整性同樣是器件處理線中的安全處理的重要特征，并且沒有從僅僅后側123去除損傷的便利的方法。進而，當不利用來自劃切或研磨的深度損傷時，能夠縮短相對費成本的拋光工藝。
[0058]其中通過旋轉固定磨料打磨處理損傷的機械處理常用于眾多先進的晶片工藝中，在襯底晶片100處理中和經處理的器件晶片100的后打磨兩者中。地面晶片100需要僅僅最小的處理以使得能夠完全符合半導體處理要求。
[0059]損傷產生的實現通過打磨步驟240的優化來執行，使得確保足夠的破裂區120b深度和損傷密度，以及將拋光步驟260限于相對短的步驟，這不會破壞對寄生表面電流的所實現的抑制。
[0060 ] 如果所應用的表面檢查準則要求包括多晶硅層130，包括晶格損傷區120a、120b增強了鈍化效應并且提供了在高溫工藝中改進鈍化的耐久性的附加的益處。
[0061 ]與所植入的晶片相比，使用方法200來鈍化的晶片100不包含諸如為氬的植入的種類或植入的硅自間質。不同于多晶硅/非晶化硅沉積，經損傷的前表面122在結構上仍然是單晶硅。
[0062]單側拋光的晶片100通過單側一個步驟或多步驟打磨以及使用CMP拋光機或使用批量型多晶片拋光機的單側拋光來制造，以僅僅部分地去除打磨損傷以保留剩余損傷。
[0063]對剩余損傷的指示是晶格缺陷或，其使用濕氧化測試方法、在晶片100中看見的通過氧化導致的堆疊故障、凹凸和/或錯位、或使用少數載流子壽命或SPV測試方法、相比于沒有留下剩余損傷的類似的晶片而言的晶片100的降低的少數載流子壽命來變得可見。
[0064]備選地，晶片100能夠通過用雙側拋光機來替代單側拋光來被制造為雙側拋光的。當晶片100在一個或兩側上打磨時，相應地，剩余損傷能夠留在一側中或兩側上。
[0065]圖3圖示了用于制造SOI晶片的方法300，其中剩余損傷在SOI晶片上做出，其包括硅襯底晶片和與電介質層隔離的硅器件層。這一電介質層能夠為二氧化硅、氮化硅、或不同的電介質層的組合的其他電介質。剩余損傷能夠留在器件層上。
[0066]在步驟302中，在啟動期間，執行必需的步驟并且在步驟304、305中，提供襯底和器件晶片。
[0067]在步驟306、307中，有可能在晶片中的至少一個晶片上提供氧化或其他電介質層。
[0068]在步驟308中，晶片彼此鍵合并且在步驟309中，在鍵合的結構的頂部上的器件晶片被減薄。
[0069]在步驟368中，如果減薄的結構已經包括足夠的晶體劃切損傷并且注定要利用，則在步驟272中，損傷的結構例如通過受控CMP拋光來拋光。
[0070]備選地，如果需要通過例如打磨、刷損、激光操控、或濕砂噴射來機械地將晶體晶格損傷提供到減薄的器件晶片，則在步驟368中，處理減薄的結構以在步驟370中提供這樣的晶體損傷并且接著在步驟372中拋光。
[0071]在步驟374中，控制拋光工藝，使得保留所提供的晶格損傷的至少一部分，并且，接著，有可能在晶格損傷區的頂部上沉積多晶硅層以及有可能對所沉積的多晶硅層拋光。
[0072]在步驟380中，具有剩余的晶格損傷的經拋光的結構以及可能地多晶硅層通過分選、清洗、檢查、以及打包來最終處理。
[0073]接著，在步驟388中，方法300結束。
[0074]備選地，當使用保留剩余損傷的低溫鍵合工藝來做出SOI晶片時，剩余損傷能夠在襯底晶片上做出。此外，這些晶片的其他制造步驟足夠低以保留剩余損傷。典型地，保留這一損傷的最大溫度小于1000°c或者優選地小于800°C，并且最優地在600°C以下。對于這些溫度中的這樣的SOI工藝，限制過于有局限性并且在晶格損傷區的頂部上包括多晶硅層提高了高溫工藝中的鈍化的耐用性。
[0075]使用在表面上的脈沖激光束掃描來損傷表面122，類似于在經拋光的晶片100上的，能夠在SOI晶片上做出剩余損傷。調整激光能量，使得超過硅中的損傷閾值，但是沒有從表面122過度磨蝕硅。
[0076]能夠通過與利用磨蝕顆粒的來對晶片表面122濕或干砂噴射而在經拋光的晶片100上做出剩余損傷類似地而在SOI晶片上做出剩余損傷。顆粒能夠是從亞微米大小到30μπι大小的任意硬顆粒，有益地用具有1-1 Ομπι大小的二氧化娃(s i I i ca)顆粒來損傷表面122，但是，還能夠使用如為氧化鋁、氧化鋯、或碳化硅的其他磨蝕料。
[0077]通過修改硅晶片工藝中的材料去除的最終階段，有可能以制造RFiro所需的相對合適的線寬來結合對于鈍化而足夠的晶格損傷，并且表面質量仍然與IC處理兼容。硅帶隙內的俘獲點的生成能夠通過多個機械處理步驟實現，例如，晶片劃切、研磨、打磨、刷損、以及濕砂噴射。
[0078]這里給出的原理適用于所有這些技術，因為基本的方法不使這些替代物不同。這里給出的方法200基于旋轉打磨，其中打磨參數針對足夠深的、均勻的晶格損傷來選擇。這一步驟伴隨有旨在保留足夠的晶格損傷水平的高度受控的材料去除，但是包括CMP-拋光以確保襯底能夠在用于器件處理的光刻術中成型。由于使用植入和多晶硅沉積技術，這一方法200不與長熱氧化兼容，而是，由于廣泛、增長的主要工業iro工藝基于低溫電介質沉積技術，這不應該被認為是大的缺陷。
[0079]根據方法200制造的晶片100已經用于處理RF無源器件。所測試的無源器件包括傳輸線(共面波導)、平面電感器、以及濾波器結構。成功的結果證實最終的表面完全與在制造RF無源器件中使用的工藝兼容，以及證實在襯底100中生成的層120b已經極大地提高了各種電感器結構中的傳輸線衰減和Q-因子。這證明了寄生表面條件已經如所設計地被抑制。
[0080]工藝控制不可或缺，以用于確保并入了內置表面鈍化的現成的晶片100在它們的特性上一致。這通過基于重組壽命分析的表面重組速度分析來影響。由于這一測量能夠針對所實現的RF性能來校準，其是高度可重復的并且提供了整晶片映射，其非常適于此目的。[0081 ]圖4a圖示了前側損傷的HRS晶片100(平均擴散長度576μπι)的電荷載流子擴散長度映射圖像，圖4b圖示了基于重組速率分析的具有類似的限制效率的惰性種類植入晶片490(平均擴散長度558μπι)的映射圖像，以及圖4c圖示了具有多晶硅層的前側損傷的HRS晶片100的映射圖像。
[0082]這一分析用于證明使用所制造的鈍化層120b所實現的限制效率類似于已有方法所實現的限制效率。這一工藝控制還能夠延伸到使用在RF無源器件的制造中使用的各種器件工藝描述的鈍化方法的兼容性的驗證。
[0083]在RF性能分析中，取決于所測試的無源組件，制造這樣的晶片100的無源器件已經顯示了從20KHz到50或者甚至80GHz的提高的性能。
[0084]現在，以上已經參照之前所述的示例性實施例解釋了本發明并且已經演示了本發明的若干優點。顯然，本發明不僅僅限于這些實施例，而是包括在發明的精神和范圍以及下面的權利要求內的所有可能的實施例。
【主權項】
1.一種用于射頻集成無源器件的具有降低的射頻損耗的高電阻率硅襯底(100)，所述襯底包括: 體區(110)，包括高電阻率體硅； 其特征在于所述襯底進一步包括: 保留的亞表面晶格損傷區(120b)，其被處理到所述襯底的前側(122)中，形成前表面并且包括在所述體區之上的破裂硅，所述晶格損傷區被處理到所述襯底中并且所述保留的晶格損傷區被配置為通過抑制寄生表面傳導來實現所述襯底的射頻損耗降低。2.根據權利要求1所述的襯底，其中所述前側通過化學機械平坦化拋光來拋光。3.根據前述權利要求中任一項所述的襯底，其中所述前側在結構上為單晶硅。4.根據前述權利要求中任一項所述的襯底，其中所述保留的晶格損傷區通過劃切(210)、研磨(220)、打磨(240)、刷損(250)、激光操控、或濕噴射(250)來機械地處理。5.根據前述權利要求中任一項所述的襯底，其中所述打磨為旋轉固定磨料打磨和/或所述打磨通過包括粗打磨和精打磨的雙步驟打磨來執行。6.根據前述權利要求中任一項所述的襯底，所述襯底包括在所述保留的晶格損傷區的頂部上的多晶硅層(130)。7.根據權利要求6所述的襯底，其中所述多晶硅層的厚度為0.2-8.Ομπι。8.根據權利要求6或7所述的襯底，其中所述多晶硅層的厚度為0.4-6.Ομπι。9.一種用于制造用于射頻集成無源器件的根據權利要求1-8中任一項所述的具有降低的射頻損耗的高電阻率硅襯底(100)的方法(200)，所述方法包括: 生長(204)高電阻率硅； 通過從生長的所述硅劃切(210)硅晶片并且減薄(220，240)劃切的所述硅晶片來處理(210，220，240，270)生長的所述硅，所述處理實現包括到經處理的硅晶片中的破裂硅的晶格損傷區(I 20a，120b); 拋光(250，272)所述經處理的硅晶片以獲得所述襯底，所述襯底包括包含有高電阻率體硅的體區(110);以及 通過所述拋光來保留(260，274)在所述體區之上的所述晶格損傷區的至少一部分(120b)，所述晶格損傷區的至少一部分被配置為通過抑制寄生表面傳導來實現所述襯底的射頻損耗降低。10.—種射頻集成無源器件，包括根據權利要求1-8中任一項所述的具有降低的射頻損耗的高電阻率硅襯底(100)，所述襯底包括: 體區(110)，包括高電阻率體硅；以及 保留的亞表面晶格損傷區(120b)，其被處理到所述襯底的前側中，形成前表面并且包括在所述體區之上的破裂硅，所述晶格損傷區被處理到所述襯底中并且所述保留的晶格損傷區被配置為通過抑制寄生表面傳導來實現所述襯底的射頻損耗降低減少。
【文檔編號】H01L23/552GK105993072SQ201480064496
【公開日】2016年10月5日
【申請日】2014年11月26日
【發明人】A·阿帕里納
【申請人】奧克美蒂克公共有限公司