專利名稱：半導體器件的制作方法
技術領域：
本發明涉及半導體器件，特別是涉及在半導體器件中含有的存儲器陣列部分和讀出放大器部分的構成。
背景技術：
在本說明書中要參照的文獻清單如下，用文獻序號進行文獻的參照。[文獻1]特開平5-41081號公報；[文獻2]超微細加工技術pp.7-41；應用物理學會編/德山巍著、オ-ム社、1997年2月25日第1版發行；[文獻3]特開平9-135004號公報。
報道了在分割后的多個存儲器底板中，采用開放式數據線配置的情況下的讀出放大器和數據線的配置。特別是其圖3，畫出了對于相鄰的2條數據線配置1個讀出放大器，1條與右側的讀出放大器塊的讀出放大器連接，剩下的1條連接到左側的讀出放大器塊的讀出放大器上的所謂交互配置式的存儲器陣列中的掩模圖形的例子。
講述了作為用來在半導體晶片上邊形成微細圖形的光刻技術之一的相移法。[文獻3]講述在所謂的1個交點存儲單元方式的存儲器陣列中的掩模圖形的例子。
在動態隨機存取存儲器(DRAM)中，人們熟知(1)1個交點存儲單元方式(或開放式數據線配置)和(2)2個交點存儲單元方式(或折返式數據線配置)這么2種代表性的存儲器陣列的構成法。雖然產品化歷來是從1個交點存儲單元方式的DRAM開始的，但是以64K位DRAM為界線開始進行向2個交點存儲單元方式轉換。即便是在現在已產品化的256M位DRAM中，采用的也是2個交點存儲單元方式。但是，人們知道DRAM中邏輯上的最小存儲單元面積，相對于在2個交點存儲單元方式中最小加工尺寸F的2次方的8倍(8F2)來說，在1個交點存儲單元方式中為比之小25％的6F2。
這里，所謂最小加工尺寸F，是為了進行由光刻等的半導體集成電路的加工技術決定的圖形間的分離所必須的最小間隔，是設計上的單位。就是說，在半導體集成電路中，可以以F為單位進行所有掩模圖形的設計，與現實的加工技術相吻合地應用F的具體的尺寸。如果今后仍繼續采用2個交點存儲單元方式，就只好僅僅依賴于最小加工尺寸F的減小，否則存儲單元面積的急劇減小是不可期待的。為此，本申請發明人等，在設計手法中，對把可以期待存儲單元面積減小的1個交點存儲單元方式應用于大容量存儲器的陣列構成的應用進行了探討。
在圖23中示出了采用在[文獻1]的圖3中畫出來的1個交點存儲單元方式且采用位線多分割和讀出放大器交互配置的存儲器陣列。在該存儲器陣列中，讀出放大器與數據線的連接，用單純的一種規則進行。隔一條地把一個存儲器陣列(例如(SMA(i))的數據線(例如，DR(i)1、DR(i)2)連接到相鄰的2個讀出放大器(例如SA1和SA2)上。如該圖所示，在字線與數據線的所有的交點上，在存儲單元的某一交點陣列上，即便是進行讀出放大器的交互配置，在2條數據線上也必須布局上1個讀出放大器。為實現該圖23的布局的布線節距受限于光刻技術。
近些年來，作為用來形成微細圖形的光刻技術已開始可以使用相移法了。傳統的光掩模具有僅僅控制單純光透過的開口部分。對此，在相移法中使用的光掩模的情況下，具有透過光的第1開口部分和對于第1開口部分透過光的相位具有180度差地進行透過(相移180度相位后透過)的第2開口部分。采用使光在第1開口部分和第2開口部分相鄰的區域中彼此抵消的辦法，即便是用同一光的波長，也可以進行更微細的光刻。至于相移法本身，在[文獻2]中講述了其詳細情況。在采用相移法時，相位對圖形的分配(相位配置)是重要的。就是說，取決于相位分配方法，如果不得不加寬布線間的節距，不能進行最佳的相位布局設計，則就不可能降低布局面積。
本申請發明人等注意到在1個交點存儲單元方式中，在用相移法制作采用位線多分割和讀出放大器交互配置的存儲器陣列時，必須特別考慮讀出放大器和存儲單元陣列的數據線的連接方法。就是說，在存儲器陣列和讀出放大器的圖形不同的區域的邊界處，如果不考慮相位布局設計、布線節距和圖形，就易于產生布線的斷線、短路之類的不合格。
于是，本發明的目的在于提供為了實現作為可以減小芯片面積的存儲器陣列構成的1個交點方式所必須的讀出放大器的布局方式。
說得更具體點，目的在于實現對于使用相移方式的光刻合適的存儲器陣列和讀出放大器間的數據布線圖形方式。

發明內容
本發明的代表性的例子如下。一種半導體器件，具備具有設置在含有第1到第4數據的第1數據線群和多個第1字線的交點上的多個第1存儲單元的第1存儲器陣列，具有設置在含有第5個到第8數據的第2數據線群和多個第2字線的交點上的多個第2存儲單元的第2存儲器陣列，含有在上述第1和第2存儲器陣列之間的區域上設置且彼此相鄰的第1和第2讀出放大器的第1讀出放大器塊，使得上述第1讀出放大器，采用耦合到在上述第1數據線和第2數據線群中含有的一條數據線上的辦法變成為開放式數據線配置，上述第2讀出放大器，采用耦合到在上述第4數據線和第2數據線群中含有的另一條數據線上的辦法變成為開放式數據線配置，在上述第1數據線與上述第4數據線之間配置上述第2和第3數據線。


圖1是本發明的實施例1的數據線的連接布局圖(‘45配置(其1)’)，圖2是圖1的電路圖，圖3A和圖3B是圖1的掩模圖形圖，圖4是圖3的讀出放大器部分的剖面圖，圖5A和圖5B是1個交點存儲器陣列的掩模圖形圖，圖6是本發明的實施例1的數據線的連接布局圖(‘45配置(其2)’)，圖7是圖6的電路圖，圖8的框圖示出了同步DRAM的全體，圖9的框圖示出了存儲器區域的細節，圖10是本發明的實施例1的數據線的連接布局圖(‘44配置(其1)’)，圖11是本發明的實施例2的數據線的連接布局圖(‘44配置(其2)’)，圖12A和圖12B是圖10的掩模圖形圖，圖13是圖12的讀出放大器部分的剖面圖，圖14是本發明的實施例3的數據線的連接布局圖(‘46配置(其1)’)，圖15是本發明的實施例3的數據線的連接布局圖(‘46配置(其2)’)，圖16A和圖16B是圖14的掩模圖形圖，圖17是圖16的讀出放大器部分的剖面圖，圖18是本發明的實施例3的數據線的連接布局圖(‘46配置(其3)’)，圖19是本發明的實施例3的數據線的連接布局圖(‘46配置(其4)’)，圖20是本發明的實施例4的數據線的連接布局圖(‘45配置’)，圖21是本發明的實施例4的數據線的連接布局圖(‘44配置’)，圖22是本發明的實施例4的數據線的連接布局圖(‘46配置’)，圖23是1個交點存儲器陣列的構成圖。
具體實施例方式
以下，用附圖詳細地說明本發明的實施例。構成實施例的各塊的電路元件，雖然沒有什么特別限制，但是，應可以用眾所周知的CMOS(互補型MOS晶體管)等的集成電路技術在單晶硅之類的一個半導體襯底上邊形成。MOSFET(金屬氧化物半導體場效應晶體管)的電路符號，不帶箭頭的表示N型MOSFET(NMOS)，以與帶箭頭的P型MOSFET(PMOS)相區別。以下，為了說起來方便，決定把MOSFET簡化為MOS。但是，本申請發明，也可以適用于使用MISFET(金屬絕緣物半導體場效應晶體管)等的一般的FET電路，而并不僅僅限定于含有設置在金屬柵極與半導體層之間的氧化膜絕緣膜的場效應晶體管。
<實施例1>
圖1模式性地示出了本申請的實施例1的數據線和讀出放大器的連接區域的特征部分。決定在說明圖1的詳細內容之前，使用圖8和圖9從本申請的可以使用的半導體器件的整體開始進行說明。
在圖8中示出了作為可以使用本發明的典型例子的同步DRAM(SDRAM)的所有的塊。各個電路塊用在輸入控制信號的定時信號產生電路TG中形成的內部控制信號的定時進行動作。在向TG輸入的控制信號中有在時鐘信號CLK的定時處輸入的芯片選擇信號/CS，行地址選通信號/RAS，列地址選通信號，寫入允許信號/WE。這些控制信號和地址信號之間的組合叫做指令。時鐘允許信號CKE決定時鐘信號的有效無效。此外，輸入輸出屏蔽信號DQM是為了屏蔽從輸入輸出端子(DQ0，…DQn)輸入輸出的數據，用來控制數據輸入輸出緩沖器I/OB的信號。VG是SDRAM的電壓產生電路，供給字線用升壓電壓(VPP)、襯底電壓(VBB)、陣列電壓(VDL)、外圍電路電壓(VCL)等。
在SDRAM中，可以采用從地址輸入端子(A0、A1、…An)以時分輸入方式輸入行地址或列地址的地址多路方式。已輸入到行地址緩沖器XAB中的行地址，用行譯碼器X-DEC進行譯碼，選中一個存儲器陣列MA中的特定字線，與之相對應地一條字線容量的存儲單元就變成為被選中狀態。接著，當向列地址緩沖器YAB中輸入列地址后，借助于列地址譯碼器Y-DEC，就可以進而選擇要進行讀出或寫入的存儲單元。另外，SDRAM雖然具有通常可以用存儲區地址指定的多個存儲器陣列(或者存儲器區域)，但是，在該圖中僅僅代表性地示出了一個存儲器陣列MA(BANK0)。
圖9示出了存儲器陣列MA附近的擴大圖。存儲器陣列MA含有矩陣狀配置的多個子存儲器陣列SMA。雖然沒有什么特別限定，但是該存儲器陣列可以采用疊層字線方式，在MA的一個邊上配置主字線驅動器列MWD。連接到MWD上的主字線MWL，在上層的金屬布線層(M2布線層)上被設置為跨接多個SMA。子存儲器陣列SMA內的構成，是在多條字線(WL1、WL2、WL3、WL4、…)和多條數據線(D1、D2、D3、D4、…)的所有的交點上都配置有存儲單元的1個交點存儲器陣列構成。
在SMA的上下，設置有對于每一條字線都設置的子字驅動器SWD。子字驅動器，也可以用來自主字線MWL和FX驅動器FXD控制信號激活化，選擇對應的一條字線。FXD雖然可以設置在作為用SWD和SAB圍起來的區域的交叉區域XA內，但是，在圖9中僅僅畫出了一個空白的盒子。在采用字分流方式而不是疊層字線方式的情況下，在SWD內取代字驅動器要設置把用在上層上設置的Al等的金屬形成的保證用字線和下層多晶硅層的柵極共用的字線連接起來的貫通孔和接觸。在該情況下，SWD就可以叫做字分流區域。此外，列方向的選擇，可以采用把從列譯碼器Y-DEC的列選擇線驅動器YSD輸出的列選擇線YSL設置為使得跨接多個子存儲器陣列(SMA)的共用Y數據方式。列選擇線YSL，典型地說在比M2還往上的上層的M3布線層上形成。對于以上所說的存儲器陣列的全體來說，本發明涉及可以重復配置的子存儲器陣列SMA和讀出放大器SAB的內部構成。它們的詳細構造示于圖1。
圖1示出了一個讀出放大器塊SAB(j)和在其兩側配置上子存儲器陣列(SMA(i)、SMA(i+1))的部分的布局。在以下的說明中例如SAB(i)的附注(i)，決定在對應關系明確的情況下就適時予以省略地進行說明。該圖的特征是在SMA內在規定的寬度W中配置4條數據線，在SAB內同樣地在規定的寬度中實質上配置5條(4條數據線和1條接觸焊盤列)數據線。為此，決定把圖1的實施例叫做‘45配置’。
該布局對于SAA來說在X方向(以下，把字線的延長方向定義為X方向)上具有把4個讀出放大器SA1到SA4當作一個群的重復圖形。但是，SA3和SA4的連接圖形可以看作是借助于使SA1和SA2的圖形進行鏡像反轉而制成的圖形。對于SA1來說，讀出放大器內部的數據線(*9和*10)和子存儲器陣列的數據線(*1和*6)簡單地進行連接。對此，在SA2中，讀出放大器內部的數據線(*11和*12)和子存儲器陣列的數據線(*4和*7)的特征是具有扭歪地進行連接。此外，圖1的布局，對于Y方向(以下，把數據線的延伸方向定義為Y方向)來說，具有簡單的重復圖形，采用使同一圖形在Y方向上重復配置的辦法就可以擴張存儲器陣列。就是說，采用在SMA(i+1)的右側把與圖1完全一樣的圖形連接起來的辦法，SMA與SAB的重復配置就可以實現。為此，存儲器陣列的擴張是容易的。
在子存儲器陣列SMA內，DL(i)0、DL(i)1、…、DR(i)0、DR(i)1、…、DL(i+1)0、DL(i+1)1、…、DR(i+1)0、DR(i+1)1、…表示數據線。在SMA(i)和SMA(i+1)中左右對應的數據線(例如DR(i)1和DR(i+1)1)，定為因被配置在完全相同的假想線上邊而在X方向沒有偏移的數據線。對此，讀出放大器塊內的數據線則被配置為從要配置SMA的數據線的假想線向X方向稍微偏移開來。此外，在一個子存儲器陣列內，各個數據線可以具有恒定的間隔被平行地配置。在該圖內，存儲單元已被省略。本申請發明，就如將在圖5A中要講述的那樣，其特征在于在數據線間的間隔具有最小加工尺寸F的2倍那樣的高密度配置的存儲器陣列中也可以進行連接的點。雖然沒有特別限制，但是，本申請發明，在以比用KrF(波長248nm)氣體使準分子激光器產生振蕩的情況更往前的世代的光源為前提，F為0.16微米以下的情況下，可以期待特別顯著的效果。
在本發明中，在數據線的圖形形成中，為了形成高密度的圖形，使用作為利用光的干涉的光刻技術的相移法。在圖1中，數據線雖然畫出的是具有實線和虛線的2種數據線，但是，這卻表明了相移法中的相位配置。就是說，作為一個例子，對實線分配相位0度，對虛線則分配相位180度。另外，在實線與虛線的每一者之間使相位差都變成為180度是重要的，相位的值本身卻并不重要。如該圖所示，采用使彼此相鄰的數據線的相位配置變成為180度那樣地進行逆相的辦法，理論上說，可以使布線節距一直縮小到曝光束的波長。
讀出放大器塊SAB內的配置，由于不僅是數據線也需要進行電源線等的連接，故必須特別予以關照。讀出放大器塊SAB(j)由多個讀出放大器區SAA和SAA與數據線的連接區J0構成。首先，在讀出放大器區SAA的布局中，在與數據線同層上，除去數據線之外，對于2個SAA還設置有一列用做驅動控制線、IO線和電源線等的接觸的圖形(接觸焊盤)。在圖1中，接觸焊盤用黑圓點和用畫上斜線的圓點表示。在相移掩模上邊黑圓點被規定為與實線的數據線相位相同。為了配置該接觸焊盤列，在SAB內就必須形成規定的寬度實質上與5條數據線相當的圖形。為此，在SMA和SAA之間相位配置就不可能簡單地與數據線匹配。于是，在本申請發明中，對于SMA和SAA之間的數據線的連接來說，就要明確地提供目的為形成相位配置匹配的連接方法(連接區J0的圖形)。
數據線，在SMA內連續地相鄰的4條數據線(例如*1～*4)之內，2條數據線(例如*1和*4)，在J0中被連接到相鄰的SAA(SA1和SA2)上。剩下的2條(例如*2和*3)則被連接到相反一側的讀出放大器塊(SAB(j-1)或SAB(j+1))的相鄰的SAA上。例如，在圖1中連續的數據線DR(i)1、DL(i)1、DL(i)2、DR(i)2、DR(i)3、DL(i)3、DL(i)4、DR(i)4之內，被連接到SAB(j)的相鄰的SAA上的數據線，就變成為從DR(i)1開始把2條數據線夾持起來的DR(i)2及其相鄰的DR(i)3，以及把2條數據線夾持起來的DR(i)4，彼此分別相鄰的數據線，在SAA中，即便是在連接區J0中，由于也會變成為區域逆相的圖形，故可以使布局變得容易起來。借助于此，數據線的相移圖形，由于將變成為逆相，故變成為可以把布線寬度和間隔做成為最小加工尺寸。
可以從圖1的實施例推導出來的本申請發明的一般化的構成如下。
就是說，要把被夾持在分別要連接到2個相鄰的讀出放大器上的數據線之間的數據線的條數作成為偶數。在這里所謂偶數，雖然指的是0、2、4…這樣的也含有0的數據列，但是在現實上0條或2條會產生最為良好的結果。再次用具體例子說明以上的情況。在連接到SA1和SA2的左側上的數據線(*1和*4)之間，夾持有2條(偶數條)的數據線(*2和*3)。另一方面。在連接到SA1和SA2的右側的數據線(DR(i)2和DR(i)3)之間，夾持有0條(偶數條)的數據線。就是說，在圖1的任意相鄰的2個讀出放大器中，上述的一般化的構成成立。
倘采用以上的一般性的構成，則在使用相移掩模制作數據線時，在子存儲器陣列SAM、連接部分J0、讀出放大器區SAA的各個區域內，就可以無矛盾地進行使布線圖形具有180度的相位差的分配。作為結果，將提高數據線的加工精度，因而會推進微細化。以上的一般性的構成的概念，不僅是本實施例1，對于后邊要講述的實施例2和實施例3也可以適用。
圖2示出了與圖1對應的電路圖。在2個SAA之間，進行了一個接觸列的布局。SAA由讀出放大器SA和用來使數據線預充電為VDL/2的預充電電路PC和向IO線(IO0t、IO0b、IO1t、IO1b)輸出數據線的數據的IO門控電路IOG構成。SA雖然沒什么特別限制，但是，可以作成為含有漏極和柵極交叉連接，源極共通連接的N型MISFET對，和漏極與柵極交叉連接，源極共通連接的N型MISFET對的鎖存式讀出放大器。CSP、CSN分別表示耦合到SA的P型MISFET、N型MISFET的源極上的共源極線(讀出放大器驅動線)。此外，FPC是用來借助于PC使數據線預充電的控制信號，VPLT是存儲單元電容器的板極電位，VDL/2是數據線預充電電平，是陣列電壓的1/2。存儲單元是含有一個MISFET(在圖中是NMOS)和電容器的DRAM存儲單元。
圖3A和圖3B是對于使圖1的模式性的布局圖進一步具體化的SA1和SA2的掩模圖形。圖3A是同時示出了擴散層(L和NWEL)、柵極層(FG)以及第1金屬布線層(M1)的布局圖。SAP表示交叉耦合式放大電路SA的PMOS晶體管部分，SAN表示SA的NMOS部分。數據線在比柵極層FG還往上的上層的第1金屬布線層(M1)上形成。另外柵極層(FG)是用可以形成MISFET的柵極的多晶硅等構成的層。在子存儲器陣列中，MISFET的柵極，同時起著作為字線的作用。
另一方面，圖3B的布局圖僅僅示出了圖3A之內可以形成數據線的第1金屬布線層。CP1～CP5分別是接觸焊盤，起著在半導體襯底上形成的擴散層和在比M1還往上的上層的布線層上用來進行連接的中繼的作用。由該圖可以很好地了解在寬度W中，在SMA中配置有4條數據線，在SAA中則含有接觸焊盤列在內地配置有5條數據線的圖形的情況。由圖3B，則可以很好地了解到不論是使用SMA、J0、SAA中的哪一個區域，彼此相鄰的圖形的相位配置也都會變成為彼此逆相。此外，采用從存儲器陣列中用逆相引出彼此相鄰的數據線，然后使分別成對的數據線變成為逆相的辦法，SAA的布局就會變得容易起來。此外，作為讀出放大器電路的控制線和電源線的CSP、CSN、VDL/2、YS的接觸，一列地配置在2個SAA之間，在2個SAA中共享這些接觸。借助于此，具有如下的優點在讀出放大器區內可以配置數據線、控制和電源線而無須切換數據線的相位分配。另外，CSP、CSN、VDL/2，與字線在同一方向上延伸，在比M1還往上的上層的第2金屬布線層M2上形成。此外，YS則與數據線在同一方向上延伸，在比M2更往上的上層的第3金屬布線層M3上形成。
圖4示出了圖3A中讀出放大器的N型MISFET的A-A’區域上的剖面圖。在圖中L表示將成為晶體管的漏極、源極的擴散層，FG表示晶體管的柵極布線層，M1表示第1金屬布線層，M2表示第2金屬布線層。CNT表示用來連接M1和L或FG的接觸孔，TH1表示從M2通向M1的接觸孔。如圖所示，在本實施例中，在與數據線同層的M1上，對于每一個讀出放大器都布線有一條控制線或電源線，其相位配置變成為0度、180度、0度。借助于此，就可以防止在SAA內的M1布線和圖形彼此間的短路。
圖5A和圖5B示出了子存儲器陣列SMA的掩模圖形圖。該圖示出了作成為1個晶體管1個電容器構成的動態存儲單元的1個交點式的子存儲器陣列。在1個交點式子存儲器陣列中，由于從理論上說，1個存儲單元可以用F的2次方的6倍，就是說，可以用6F2形成，故可以實現存儲器陣列的高密度化，就成了一個大特征。在該圖中，D是數據線，WL是字線，L是存儲單元的開關MISFET的擴散層，DLCT是連接數據線和L的接觸，SNCT是L和存儲單元的電容器的電極之間的接觸。開關MISFET的源極和漏極路徑，在DLCT與SNCT之間形成。
另外DLCT在數據線的延伸方向上為相鄰的2個存儲單元所共享。在圖5A中，數據線節距變成為2F。在這里，由于把相鄰的數據線的間隔作成為F以上，故數據線的寬度就必須在F以下。此外，數據線并不是完全的直線，而是成蛇行狀。
另外，圖5A的1個交點的存儲單元陣列的圖形本身，已在[文獻3]的圖1中進行了講述。另一方面，圖5B緩和了數據線節距，大約為3F。在該情況下相鄰的數據線的間隔也必須作成為F以上。
另外，圖5B的1個交點的存儲單元陣列的圖形本身，已在[文獻3]的圖10中進行了講述。在圖1的實施例中，由于在光刻中采用了數據線間的隔離良好的圖形，故雖然沒有什么特別限制，但卻變成為使得圖5A的數據線的節距將變成為可以應對2.5F以上的存儲器陣列或圖5B那樣的存儲器陣列。
以上的45配置中的本申請發明的作用效果如下。
(1)在采取開放式數據線配置的存儲單元陣列和讀出放大器中，使考慮到微細加工的存儲器陣列和讀出放大器的連接形狀明確起來。該連接形狀具有如下特征在1個存儲器陣列中使把2條相鄰的數據線(例如，圖1的*2和*3)夾在中間的2條數據線(例如*1和*4)耦合到每一個相鄰的讀出放大器(例如SA1和SA2)上。通過采用該連接圖形的辦法，由于在存儲器陣列、讀出放大器和存儲單元與讀出放大器的連接部分中，可以無矛盾地分別把正相和逆相分配給相鄰的圖形，故使用相移法的高分辨率的數據線的形成成為可能。借助于此，結果就變成為可以推進半導體集成電路的微細化，因而會對存儲器的大規模化和降低造價作出貢獻。
(2)歸因于采用開放式數據線配置，可以把1個存儲單元的面積最小減小到6F2，可以實現存儲器陣列的面積的減小。
(3)歸因于在2個讀出放大器之間設置1個接觸焊盤列的構成，結果變成為可以用標準的制作工藝來形成讀出放大器等的電源布線。
(4)由于具有完全的自我復制型的重復構造，故多個子存儲器陣列和讀出放大器塊并列排列的存儲器陣列的擴張，得以容易化。
圖6示出了對于圖1的變形例。此外，圖7示出了與圖6對應的電路圖。掩模圖形雖然省略了，但是借助于使圖3A和圖3B變形，可以容易地形成。圖6的布局，雖然在采取[45配置]這一點上與圖1是一樣的，但是，在相鄰的子存儲器陣列(SMA(i)、SMA(i+1))中，數據線的相位布局設計卻反轉了過來。就是說，與圖1比較，示出的是DR(i)1和DL(I+1)1變成為逆相的關系的情況。為此，與把SAB(j)夾在中間的僅僅是右側的圖1的布局不一樣。
在圖6的布局中，重復構造不再是簡單的。第1重復配置，是把使得在SMA(i+1)右側與圖6完全相同的重復構造偏移小于1條數據線量的重復構造連接起來。此外，第2重復配置則變成為圖6與圖1的組合圖形。首先，圖6的左側可以簡單地連接到圖1的右側。連接到圖6的右側的圖形，在圖1中把實線和虛線顛倒過來的圖形連接起來。該圖6的布局，除去子陣列的重復構造變得比圖1稍微復雜這一點之外，具有與上邊所說的圖1的布局相同的作用效果。此外，圖6的數據線的連接形狀，如果著眼于SAB(j)的右側，則與圖1是完全相同的，因而可以與圖1同樣地描述其特征。
<實施例2> 圖10示出了本發明的實施例2的子存儲器陣列(SMA)和讀出放大器塊(SAB)的布局中的相位分配。本實施例的特征在于在SMA內和SAB內的兩方，把4條數據線配置在規定的寬度W之內。為此，決定把圖10的布局叫做‘44配置’。就是說，與圖1比較，變成為在要形成數據線的層上不設置接觸焊盤列的構成，至于除此之外的部分，具有與實施例1同樣的構成。
該布局，在X方向上具有把2個讀出放大器SA1和SA2作成為一個群的重復圖形。在這一點上，比起圖1來，具有圖形簡單化的優點。對于SA1來說，讀出放大器內的數據線和子存儲器陣列內部的數據線簡單地連接起來。在SA2中，讀出放大器內部的數據線和子存儲器陣列內部的數據線雖然可以簡單地連接起來，但是其方向卻變成為與SA1相反，這是其特征。此外，圖10的布局，對于Y方向來說，與圖1同樣，具有完全自我復制構造。
在本實施例中，在SAA內除數據線之外未使用與數據線同層(M1)的圖形。這樣的布局，在可以用比數據線(M1)更往上的上部的層(M2，M3)，直接或沒有M1的圖形地，在柵極布線層(FG)或在擴散層(L)上形成除掉接觸的構造的情況下，或除數據線以外不需要M1的圖形的情況下，是可能的。圖12A和圖12B示出了與圖10對應的現實的布局圖形。由圖12B可知，在第1金屬布線層M1上，未設置使相位配置混亂不齊那樣的接觸焊盤。
圖13示出了圖12A和圖12B中的讀出放大器的N型MISFET的局部剖面A-A’。在圖4中，采用了從M2開始先通過M1的接觸焊盤CP在擴散層L上形成接觸的構造。對此，在本實施例的情況下，則從比M1還往上的上層的M2開始，借助于貫通孔TH1’在擴散層L上直接形成接觸。
在圖10的布局中，由于從M2開始沒有M1的圖形地在L上形成了接觸，故M1的相位配置，即便是在SAA內，在數據線中也變成為0度、180度的簡單的重復。與實施例1同樣，數據線，在SMA內連續的4條數據線之內，2條數據線被引出至SAB，并被連接到相鄰的SAA上。剩下的2條，把SMA(i)或SMA(i+1)夾在中間地被連接到相反一側的讀出放大器塊(SAB(j-1)或SAB(j+1))的相鄰的SAA上。在本實施例中，由于與數據線同一層(M1)的每一個SAA的條數僅僅是2條數據線，故除了具有SAA的布局會變得容易起來的優點之外，還可以縮小數據線間的間隔。
該圖10的布局，如圖13所示，取決于制作一次把2層連接起來的貫通孔TH’的技術的有無。就是說，一般地說，為了其它的電路部分，也需要把M2和M1連接起來的貫通孔TH1。為此，就需要從M2到L的貫通孔和從M2到M1的貫通孔這么2個深度不同的2種貫通孔。此外，還需要形成埋入到深度不同的貫通孔內用來進行連接的插針。因此，圖10的布局，在可以使用這樣的貫通孔形成技術的情況下是有效的。
反之，如果有不能采用把2層一次連接起來的貫通孔形成技術的事情，就可以采用例如作為最普通的手段的圖1的布局。
以上所述的圖10的布局，雖然在使用一次把2層連接起來的貫通孔這一點上與圖1的布局是不同的，但是基本上作用效果與圖1的作用效果是一樣的。此外，圖10的數據線的連接形狀，如果著眼于SAB(j)的右側，則可以與圖1同樣地定義特征性的連接圖形。圖10和圖1的不同，是SA2內的數據線的連接顛倒了過來這一點。
此外，在圖10的實施例中，由于在SMA和SAB內的兩方，在規定的寬度W內配置4條數據線，故雖然沒有什么特別限制，但是，卻變成為可以應對圖5A的數據線的節距變成為2F以上的存儲器陣列或圖5B那樣的存儲器陣列。
圖11示出了圖10的布局的變形例。圖11，經在圖6中進行變形的方法同樣的處理，就可以從圖10推導出圖1。就是說，示出了在相鄰的子存儲器陣列(SMA(i)和SMA(i+1))中，數據線的相位布局設計反轉過來的情況(DR(i)和DL(i+1)為逆相)。圖10和圖11的不同，是僅在右側把SAA夾在中間。
圖11的布局也與圖6的布局同樣，在子存儲器陣列SMA和讀出放大器塊SAB的連續性的重復構造中，被認為有2種。就是說，具有使圖11的圖形本身降低一條數據線的量地連接到SMA(i+1)的右側的第1重復配置，和把圖10和圖11組合起來的第2重復配置。因此，該圖11的布局，除去子陣列的重復構造變得比圖10稍微復雜這一點之外，具有與圖10的布局相同的作用效果。
<實施例3> 圖14示出了本發明的實施例3的子存儲器陣列(SMA)和讀出放大器塊(SAB)的布局及其相位配置。該圖的特征在于在SMA內，在規定的寬度W中配置4條數據線，在SAB內同樣地在規定的寬度W中配置6條(4條數據線和2列的接觸焊盤)的數據線。為此，決定把圖14的布局叫做‘46配置’。至于其它的部分，具有與實施例1同樣的構成。該布局在X方向上具有把2個讀出放大器SA1和SA2作成為1個群的重復圖形。SA1和SA2中的每一個，讀出放大器內部的數據線和子存儲器陣列的數據線，左側都簡單地連接，右側都具有扭歪地連接起來，此外，圖10的布局，對于Y方向來說，與圖1同樣具有完全自我復制構造。
圖16A和圖16B示出了圖14的掩模圖形。在第1布線層M1上，在數據線與數據線對之間，形成有電源線和控制線等的接觸。
圖17示出了圖16A的A-A’間的剖面構成。與實施例1同樣，數據線，在SMA內連續的4條數據線之內，2條數據線被引出到SAB上并連接到相鄰的SAA上。剩下的2條，把SMA(i)或SMA(i+1)夾在中間地被連接到相反一側的讀出放大器塊(SAB(j-1)或SAB(j+1))的相鄰的SAA上。在本實施例中，由于每一個SAA的電源線和控制線的接觸都處于數據線間，故數據線的相位布局設計變成為同相，具有可以減小歸因于光刻中的相位0度和180度的差別而產生的曝光后的波動的優點。此外，與實施例1、2同樣，在子存儲器陣列(SMA)和讀出放大器塊(SAB)之間的連接區J0中，由于相鄰的數據線將變成為逆相，故具有布局變得容易起來的優點。SAA內的電路構成與圖2是一樣的。變成為使得相鄰的M1層的相位配置變成為逆相那樣的布線。SMA的構成，與圖6是一樣的。
圖15示出了在圖14的布局中，在相鄰的子存儲器陣列中，數據線的相位布局設計反轉過來的情況的變形例。如果假定SAA內的布局與圖14是同樣的，則由于在SMA(i)和SMA(i+1)中使連接到SAB(j)上的數據線的相位關系變成為相同，故從SMA(i+1)引出的數據線的配置圖形與圖14的布局變成為逆相。
該圖15的布局，子陣列的重復構造與圖1是一樣的，具有與圖14的布局同樣的作用效果。
圖18示出了作為‘46配置’的基本圖形的圖14的布局的變形例。在圖14中，接觸焊盤列，被設置在一個讀出放大器之內的相鄰的數據線之間。對此，在圖18中，在作成為使得把接觸焊盤列設置在2個相鄰的讀出放大器之間(SA1與SA2之間，SA2與SA3之間等)這一點上是不同的。在圖18中，由于該接觸圖形被配置在SAA之間，故具有可以減小讀出放大器間的耦合的優點。另外，圖18，除去把接觸焊盤列配置在相鄰的2個讀出放大器間這一點之外，SMA和SAB中的數據線的連接圖形和相位配置，與圖1是相同的。因此其作用效果在除去設置2列接觸焊盤以外的點上，與圖1是同樣的。
圖19示出了在圖18的布局中，在相鄰的子存儲器陣列中數據線相位布局設計反轉過來的情況的變形例。在本實施例中，示出了在一個讀出放大器區(SAA)中，在與數據線同層上具有一個接觸等的圖形的情況下，在相鄰的子存儲器陣列中，數據線的相位布局設計反轉過來的情況。與圖18同樣，由于在SAB內，在SAA之間配置接觸列，故具有可以減小讀出放大器間的耦合的優點。若把SAA內的布局假定為與圖18是同樣的，則由于在SMA(i)和SMA(i+1)中使連接到SAB(j)上的數據線的相位關系變成為相同，故從SMA(i+1)引出的數據線的配置圖形與圖14的布局變成為逆相。
<實施例4>
在從實施例1到3中，講述的是作為特征部分，具有在一個存儲器陣列中把將2條相鄰的數據線(例如圖1的*2和*3)夾在中間的2條數據線(例如*1和*4)連接到相鄰的2個讀出放大器(例如SA1和SA2)上的布局。在本實施例4中，要講述的是對于相鄰的2個讀出放大器SA可以跳過1條地選擇數據線(例如，*1和*3)進行連接的布局。
圖20示出了本發明的實施例4的布局。與實施例1的圖1比較，該布局雖然在采取[45配置]這一點上是一致的，但是，在連接部分J1中，來自存儲器陣列的數據線每隔1條地連接到讀出放大器上這一點是不同的。該布局，在X方向上具有把4個讀出放大器SA1到SA4作成為1個群的重復圖形。對于SA1和SA4來說，讀出放大器內部的數據線和子存儲器陣列的數據線簡單地連接起來。對此，在SA2和SA3中，其特征是讀出放大器內部的數據線和子存儲器陣列的數據線具有扭歪地連接起來。此外，圖20的布局，對于Y方向來說，由于與圖1同樣，具有完全自我復制構造，故陣列的擴張是容易的。
在圖20中雖然用實線和虛線畫出了在使用相移光刻的情況下的相位配置，但是，在連接部分J1中，相鄰的數據線(例如DR(i)1和DR(i)2)卻變成為彼此同相。因此，理想的是在連接部分J1處相鄰的數據線之間的間隔內具有余裕。于是，圖20的布局的發明，在與圖5B所示的數據線間的節距變成為最小加工尺寸F的3倍(3F)的存儲器陣列組合起來的情況下，就可以形成更為良好的數據線。
倘采用圖20的布局，則在將成為參考一側的數據線的存儲器陣列中，具有可以構成為使得數據線可以交互地進行充放電，可以減小放大時的數據線耦合的優點。將在SMA(i)被激活化時的SMA(i+1)中說明該優點。當SMA(i)被激活化后，在SMA(i)和SMA(i+1)之內，已連接到SAB(i)和SAB(i+1)上的半數的數據線就可以進行充放電。即，雖然數據線DL(i+1)1、DL(i+1)2、DL(i+1)3、DL(i+1)4…可以進行充放電，但是在這些數據線間，由于每個1條地夾持有DR(i+1)1、DR(i+1)2、DR(i+1)3、DR(i+1)4…，故可以得到屏蔽效果，正在進行放大的數據線DL(i+1)1、DL(i+1)2、DL(i+1)3、DL(i+1)4…間的耦合減小，因而可以減小噪聲。
圖21是把與圖20同樣的想法應用于圖10的‘44配置’布局的例子。該布局，在X方向上具有使2個讀出放大器SA1和SA2變成為一個群的重復圖形。在這一點上，比起圖1來，具有圖形簡單化的優點。對于SA1和SA2來說，讀出放大器內部的數據線和子存儲器陣列內部的數據線簡單地連接起來。此外，對于Y方向來說，與圖1同樣，具有完全自我復制構造。
該布局，由于在連接部分J1處相鄰的數據線也變成為同相，故與圖5B的數據線間將變成為3F的存儲單元陣列之間的組合的匹配性好。
此外，在圖21中，也具有可以構成為使得數據線可以交互地進行充放電，可以減小放大時的數據線耦合的優點。本實施例，是在SAA中在與數據線同一個層上不需要數據線以外的圖形的情況。這可以用與實施例2同樣的工藝實現。借助于該工藝，與在SAA中的數據線同一個層(M1)的布局就變得容易起來。
圖22是把與圖20同樣的想法應用于圖18的‘46配置’布局的例子。該布局，在X方向上具有使2個讀出放大器SA1和SA2變成為一個群的重復圖形。對于SA1來說，讀出放大器內部的數據線和子存儲器陣列的數據線簡單地連接起來。對此，在SA2中，其特征是讀出放大器內部的數據線和子存儲器陣列的數據線具有扭歪地連接起來。此外，對于Y方向來說，與圖1同樣，具有完全自我復制構造。
該布局，由于在連接部分J1處相鄰的數據線也將變成為同相，故與圖5B的數據線間變成為3F的存儲單元陣列之間的組合的匹配性好。此外，在圖22中，也具有可以構成為使得數據線可以交互地進行充放電，可以減小放大時的數據線耦合的優點。在本實施例中，示出的是在SAA中在與數據線同一層上，在數據線對內，對于一對數據線有一列讀出放大器控制線和電源線的接觸焊盤列的情況。雖然數據線的層的布局變得更難了，但是數據線對卻可以借助于控制線和電源線的圖形來減小與相鄰的讀出放大器區的數據線之間的耦合噪聲。
以上，對圖1、6、10、11、14、15、18、19、20、21、22這11種代表性的布局圖形進行了說明。但是，各個布局圖示出的是最具代表性的布局，借助于典型的幾何學上的對稱操作(鏡像或旋轉)可以構成各種各樣的變形例，這些變形例都屬于本申請的范疇。
例如，圖1的布局，由于以SAB為中心，具有在X方向上延伸的鏡像軸(X鏡像軸)，故在圖1中也包括對于該X鏡像軸進行折返的布局。此外，在SA1和SA2之間存在著在Y方向上延伸的第1Y鏡像軸。另外，在SA3和SA4之間也存在著第2Y鏡像軸。首先，對于第1Y鏡像軸制作使SA1和SA2進行鏡像反轉的圖形，然后，對于第1Y鏡像軸制作使SA3和SA4進行鏡像反轉的圖形，然后把它們排列起來(鏡像反轉后的SA1、SA2、SA3、SA4的排列)，在圖1中也包括這樣的布局。
如以上所說明的那樣，倘采用本發明的第1布局，就可以防止圖形象在1個交點存儲單元陣列中在進行讀出放大器交互配置時的讀出放大器和子存儲器陣列之間那樣，極端地進行變化的部分處的布線的斷線和短路。此外，倘采用本發明的第2布局，則在1個交點存儲器陣列中，就可以減小數據線耦合噪聲。
以下，對在本申請中使用的標號進行整理。
MA是存儲器陣列塊。MWD是主字驅動器。X-DEC是X地址譯碼器。Y-DEC是Y地址譯碼器。A0、A1、…An是外部輸入地址。VG是電壓產生電路。VCC是外部電壓。VSS是接地電位。DQ0、DQ1、DQ2、…是數據輸入輸出引腳。SAB、SAB(j)(j＝1、2、3、…)是讀出放大器塊。SWD是子字驅動器。SMA、SMA(i)(i＝1、2、3、…)是子存儲器陣列。J0、J1是子存儲器陣列與讀出放大器之間的連接部分。SAA是讀出放大器區。DR(i)j、DL(i)j(i，j＝1、2、3、4、…)是數據線。DR0、DR1、DR2、DR3、…是數據線。DL0、DL1、DR2、DL3、…是數據線。D1、D2、D3、D4是數據線。PC是預充電電路。SA是讀出放大器電路。SAN是SA的NMOS構成部分。SAP是SA的PMOS構成部分。YS是Y(列)選擇線。YS1、YS2、…是Y(列)選擇線。CP、CP1、…CP5是接觸焊盤。FG是晶體管柵極。L是晶體管擴散層。M1是金屬第1層。M2是金屬第2層。M3是金屬第3層。TH1是從M2和M3通向M1的接觸孔。TH1’是從M2和M3不通過M1的通向L、FG的接觸孔。P-sub是P型半導體襯底。CNT是接觸孔。NWEL是p-sub中的N型半導體區。SNCT是存儲單元內儲存節點擴散層。DLCT是存儲單元內數據線擴散層接觸。IOG是數據輸入輸出電路。WL(i)、WL1、WL2、WL3、WL4是字線。VDL/2是數據線預充電電位。FPC(j)是預充電控制信號。CSP(j)、CSN(j)是SA公共源極線。IO0t、IO0b、IO1t、IO1B是IO線。
權利要求
1.一種半導體器件，具備具有設置在含有第1數據線、第2數據線、第3數據線和第4數據線的第1數據線群和多個第1字線的交點上的多個第1存儲單元的第1存儲器陣列；具有設置在含有第5數據線、第6數據線、第7數據線和第8數據線的第2數據線群和多個第2字線的交點上的多個第2存儲單元的第2存儲器陣列；含有設置在上述第1存和上述第2存儲器陣列之間，彼此相鄰的第1讀出放大器和第2讀出放大器的第1讀出放大器塊，其特征在于上述第1讀出放大器，借助于耦合到上述第1數據線和含于上述第2數據線群的一條數據線上的辦法，作成為開放式數據線配置，上述第2讀出放大器，借助于耦合到上述第4數據線和含于上述第2數據線群的另一條數據線上的辦法，作成為開放式數據線配置，在上述第1數據線與上述第4數據線之間配置上述第2和第3數據線。
2.根據權利要求1所述的半導體器件，其特征在于連接到上述第1讀出放大器上的含于上述第2數據線群中的一條數據線是上述第6數據線，連接到上述第2讀出放大器上的含于上述第2數據線群中的另一條數據線是上述第7數據線，在上述第5數據線與上述第8數據線之間配置上述第6和第7數據線。
3.根據權利要求1所述的半導體器件，其特征在于上述第1讀出放大器塊還具有耦合到上述第1讀出放大器上的第9數據線和第10數據線以及耦合到上述第2讀出放大器上的第11數據線和第12數據線，上述第10和第11數據線配置在上述第9數據線與上述第12數據線之間，上述第1讀出放大器通過上述第9數據線耦合到上述第1數據線上并通過上述第10數據線耦合到上述第6數據線上，上述第2讀出放大器通過上述第11數據線耦合到上述第4數據線上并通過上述第12數據線耦合到上述第7數據線上。
4.根據權利要求3所述的半導體器件，其特征在于上述第1到第12數據線在第1布線層上形成，上述第1讀出放大器塊還具有配置在上述第10數據線和上述第11數據線之間且在上述第1布線層上形成的接觸焊盤。
5.根據權利要求3所述的半導體器件，其特征在于上述第1到第12數據線在第1布線層上形成，上述第1讀出放大器塊還具有配置在上述第10數據線和上述第11數據線之間且在上述第1布線層上形成的第1接觸焊盤，和對于上述第12數據線來說被配置在上述第11數據線的相反一側且在上述第1布線層上形成的第2接觸焊盤。
6.根據權利要求2所述的半導體器件，其特征在于上述第1讀出放大器塊還具有耦合到上述第1讀出放大器上的第9數據線和第10數據線以及耦合到上述第2讀出放大器上的第11數據線和第12數據線，在上述第9數據線與上述第12數據線之間配置上述第10和第11數據線，上述第1讀出放大器通過上述第9數據線耦合到上述第1數據線上并通過上述第10數據線耦合到上述第6數據線上，上述第2讀出放大器通過上述第11數據線耦合到上述第7數據線上并通過上述第12數據線耦合到上述第4數據線上。
7.根據權利要求6所述的半導體器件，其特征在于上述第1到第12數據線在第1布線層上形成，上述第1讀出放大器塊還具有配置在上述第9數據線和上述第10數據線之間且在上述第1布線層上形成的第1接觸焊盤，和配置在上述第11數據線和上述第12數據線之間且在上述第1布線層上形成的第2接觸焊盤。
8.根據權利要求2所述的半導體器件，其特征在于，上述半導體器件還具有設置在相對于上述第1讀出放大器塊來說夾持上述第1存儲器陣列的位置上，具有彼此相鄰的第3讀出放大器和第4讀出放大器的第2讀出放大器塊，設置在相對于上述第1讀出放大器塊來說夾持上述第2存儲器陣列的位置上，具有彼此相鄰的第5讀出放大器和第6讀出放大器的第3讀出放大器塊，上述第3讀出放大器耦合到上述第2數據線上，上述第4讀出放大器耦合到上述第3數據線上，上述第5讀出放大器耦合到上述第5數據線上，上述第6讀出放大器耦合到上述第8數據線上。
9.根據權利要求1所述的半導體器件，其特征在于含于連接到上述第1讀出放大器上的上述第2數據線群中的一條數據線是上述第5數據線，含于連接到上述第2讀出放大器上的上述第2數據線群中的另一條數據線是上述第8數據線，在上述第5數據線與上述第8數據線之間配置上述第6和第7數據線。
10.根據權利要求9所述的半導體器件，其特征在于上述第1讀出放大器塊還具有耦合到上述第1讀出放大器上的第9數據線和第10數據線以及耦合到上述第1讀出放大器上的第11數據線和第12數據線，上述第10和第11數據線配置在上述第9數據線與上述第12數據線之間，上述第1讀出放大器通過上述第9數據線耦合到上述第1數據線上且通過上述第10數據線耦合到上述第5數據線上，上述第2讀出放大器通過上述第11數據線耦合到上述第8數據線上且通過上述第12數據線耦合到上述第4數據線上。
11.根據權利要求10所述的半導體器件，其特征在于上述第1到第12數據線在第1布線層上形成，上述第1讀出放大器塊還具有配置在上述第9數據線和上述第10數據線之間且在上述第1布線層上形成的第1接觸焊盤，和配置在上述第11數據線和上述第12數據線之間且在上述第1布線層上形成的第2接觸焊盤。
12.根據權利要求1所述的半導體器件，其特征在于上述第1和第5數據線配置在第1假想直線上，上述第2和第6數據線配置在第2假想直線上，上述第3和第7數據線配置在第3假想直線上，上述第4和第8數據線配置在第4假想直線上，上述第1到第4假想直線以規定的間隔平行地配置。
13.根據權利要求1所述的半導體器件，其特征在于上述第1到第4數據線分別以最小加工尺寸F的2倍以上的間隔排列，上述第5到第8數據線分別以最小加工尺寸F的2倍以上的間隔排列。
14.根據權利要求1所述的半導體器件，其特征在于上述第1和第2存儲器陣列分別具有一個交點式的存儲器矩陣構造，上述多個第1和第2存儲單元中的每一個都含有開關用MISFET和電容器，上述第1到第4讀出放大器中的每一個都含有漏極柵極交叉連接且源極共通連接的P型MISFET對和漏極柵極交叉連接且源極共通連接的N型MISFET對。
15.根據權利要求1所述的半導體器件，其特征在于上述多個第1和第2存儲單元中的每一個都含有開關用MISFET和電容器，且相對于最小加工尺寸F具有F的2次方的大體上6倍的面積。
16.根據權利要求1所述的半導體器件，其特征在于上述第1到第8數據線用使用相移光掩模的光刻技術形成。
17.一種半導體器件，具備第1讀出放大器塊，該第1讀出放大器塊包括含有在第1數據線、第2數據線、第3數據線和第4數據線與多個第1字線之間的交點上設置的多個第1存儲單元的第1存儲器陣列；含有在第5數據線、第6數據線、第7數據線和第8數據線與多個第2字線之間的交點上設置的多個第2存儲單元的第2存儲器陣列；設置在上述第1存儲器陣列與上述第2存儲器陣列之間且彼此相鄰的第1讀出放大器和第2讀出放大器；耦合到上述第1讀出放大器上的第9數據線和第10數據線；耦合到上述第2讀出放大器上的第11數據線和第12數據線，其特征在于上述第1讀出放大器采用通過上述第9數據線與上述第1數據線進行耦合且通過上述第10數據線耦合到上述第6數據線上的辦法，作成為開放式數據線配置，上述第2讀出放大器采用通過上述第11數據線與上述第8數據線進行耦合且通過上述第12數據線耦合到上述第3數據線上的辦法，作成為開放式數據線配置，在上述第1和第3數據線之間配置上述第2數據線，在上述第2和第4數據線之間配置上述第3數據線，在上述第5和第7數據線之間配置上述第6數據線，在上述第6和第8數據線之間配置上述第7數據線，在上述第9和第12數據線之間配置上述第10和第11數據線。
18.根據權利要求17所述的半導體器件，其特征在于上述第1到第12數據線在第1布線層上形成，上述第1讀出放大器塊具有配置在上述第10數據線和上述第11數據線之間且在上述第1布線層上形成的接觸焊盤。
19.根據權利要求17所述的半導體器件，其特征在于上述第1到第12數據線在第1布線層上形成，上述第1讀出放大器塊還具有配置在上述第10數據線和上述第11數據線之間且在上述第1布線層上形成的第1接觸焊盤，和相對于上述第12數據線來說配置在上述第11數據線的相反一側且在上述第1布線層上形成的第2接觸焊盤。
20.根據權利要求17所述的半導體器件，其特征在于，上述半導體器件還具備具有設置在相對于上述第1讀出放大器塊來說夾持上述第1存儲器陣列的位置上，且彼此相鄰的第3讀出放大器和第4讀出放大器的第2讀出放大器塊，具有設置在相對于上述第1讀出放大器塊來說夾持上述第2存儲器陣列的位置上，且彼此相鄰的第5讀出放大器和第6讀出放大器的第3讀出放大器塊，上述第3讀出放大器耦合在上述第2數據線上，上述第4讀出放大器耦合在上述第4數據線上，上述第5讀出放大器耦合在上述第5數據線上，上述第6讀出放大器耦合在上述第7數據線上。
21.根據權利要求17所述的半導體器件，其特征在于上述多個第1和第2存儲單元中的每一個都含有開關用MISFET和電容器，上述多個第1和第2存儲單元中的每一個的面積，相對于最小加工尺寸F具有F的2次方的大體上6倍的面積。
22.根據權利要求17所述的半導體器件，其特征在于上述半導體器件具有用上述第1讀出放大器和上述第2讀出放大器之間的鏡像軸進行鏡像反轉后的形狀。
23.一種半導體器件，其特征在于具備含有在第1數據線、第2數據線、第3數據線和第4數據線與多個第1字線之間的交點上設置的多個第1存儲單元的第1存儲器陣列；和含有在第5數據線、第6數據線、第7數據線和第8數據線與多個第2字線之間的交點上設置的多個第2存儲單元的第2存儲器陣列；含有設置在上述第1存儲器陣列與上述第2存儲器陣列之間的區域內，且彼此相鄰的第1讀出放大器和第2讀出放大器的第1讀出放大器塊，上述第1讀出放大器，采用耦合到上述第1數據線與上述第6數據線上的辦法，作成為開放式數據線配置，上述第2讀出放大器，采用耦合到上述第3數據線與上述第8數據線上的辦法，作成為開放式數據線配置，在上述第1和第3數據線之間配置上述第2數據線，在上述第2和第4數據線之間配置上述第3數據線，在上述第5和第7數據線之間配置上述第6數據線，在上述第6和第8數據線之間配置上述第7數據線，上述第1到第4數據線，分別以最小加工尺寸F的大體上3倍以上的間隔進行配置，從上述第5到第8數據線，分別以最小加工尺寸F的大體上3倍以上的間隔進行配置。
24.根據權利要求23所述的半導體器件，其特征在于上述第1讀出放大器塊還具有耦合到上述第1讀出放大器上的第9數據線和第10數據線、耦合到上述第2讀出放大器上的第11數據線和第12數據線、第1驅動線和第2驅動線，上述第1和第2讀出放大器中的每一個都含有在N型半導體區上形成的漏極柵極交叉連接且源極共通連接的P型MISFET對和在P型半導體區上形成的漏極柵極交叉連接且源極共通連接的N型MISFET對，上述第1到第12數據線，在比上述N型和P型半導體區還往上的上層上形成的第1布線層上形成，上述第1到第2驅動線，在比上述第1布線層還往上的上層上形成的第2布線層上形成，在上述第9數據線與上述第12數據線之間配置上述第10和第11數據線，第1和第2讀出放大器的上述P型MISFET對的源極，通過在上述第10和第11數據線之間設置的第1貫通孔連接到上述第1驅動線上，第1和第2讀出放大器的上述N型MISFET對的源極，通過在上述第10和第11數據線之間設置的第2貫通孔連接到上述第2驅動線上。
25.根據權利要求23所述的半導體器件，其特征在于在形成上述第1到第8數據線時，使用分配給上述第1、第3、第5和第7數據線的圖形的相位與分配給上述第2、第4、第6和第8數據線的圖形的相位差180度的相移掩模。
26.根據權利要求23所述的半導體器件，其特征在于上述最小加工尺寸F定為0.15微米以下。
27.一種半導體器件，其特征在于具備含有設置在多個第1數據線和多個第1字線的交點上的多個第1存儲單元的第1存儲器陣列，含有設置在多個第2數據線和多個第2字線的交點上的多個第2存儲單元的第2存儲器陣列，含有在上述第1和第2存儲器陣列之間的區域上設置且彼此相鄰的第1和第2讀出放大器的第1讀出放大器塊上述第1讀出放大器，采用耦合到上述多條第1數據線中的一條和上述多條第2數據線中的一條數據線上的辦法變成為開放式數據線配置，上述第2讀出放大器，采用耦合到上述多條第1數據線中的另一條和上述多條第2數據線中的另一條數據線上的辦法變成為開放式數據線配置，上述多個第1和第2存儲單元中的每一個，都具有最小加工尺寸的2次方的6倍的面積(6F2)。
28.根據權利要求27所述的半導體器件，其特征在于上述多條第1數據線中的每一條，都用具備在相鄰的第1數據線之間具有180度的相位差的開口部分的相移法形成，上述多條第2數據線中的每一條，都用具備在相鄰的第2數據線之間具有180度的相位差的開口部分的相移法形成。
29.根據權利要求27所述的半導體器件，其特征在于上述多條第1數據線中的每一條，都用具備在相鄰的第1數據線之間具有180度的相位差的開口部分的相移法形成，上述多條第2數據線中的每一條，都用具備在相鄰的第2數據線之間具有180度的相位差的開口部分的相移掩模形成。
30.根據權利要求27所述的半導體器件，其特征在于連接到上述第1讀出放大器上的上述多條第1數據線中的一條和連接到上述第2讀出放大器上的上述多條第1數據線中的另一條，用具備在各自之間具有180度相位差的開口部分的相移掩模形成，連接到上述第1讀出放大器上的上述多條第2數據線中的一條和連接到上述第2讀出放大器上的上述多條第2數據線中的另一條，用具備在各自之間具有180度相位差的開口部分的相移掩模形成。
全文摘要
在進行讀出放大器交互配置的情況下，作為從子存儲器陣列(SMA)向讀出放大器(SA)引出數據線的方式，把在子存儲器陣列內連續的2條或者交錯地把2條數據線夾在中間的2條數據線，連接到相鄰的讀出放大器上。說得更詳細點，采用使被夾持在連接到2個相鄰的讀出放大器上的每一條數據線之間的數據線的條數變成為偶數(0、2、4…)的辦法，就可以避免在讀出放大器塊與子存儲器陣列的連接部分處的斷線、短路，因而使布局變得容易起來。
文檔編號H01L27/108GK1391702SQ00816039
公開日2003年1月15日 申請日期2000年11月29日 優先權日1999年12月3日
發明者竹村理一郎, 関口知紀, 木村勝高, 梶谷一彥, 高橋繼雄 申請人:株式會社日立制作所