半導體器件的制作方法
【技術領域】
[0001]本發明構思的實施方式涉及半導體器件及其制造方法。
【背景技術】
[0002]已經提出了多柵極晶體管，作為提高半導體器件的密度的按比例縮小技術之一。多柵極晶體管通過在襯底上形成鰭形或納米線形的多溝道有源圖案(或硅主體)以及在該多溝道有源圖案的表面上形成柵極而獲得。
[0003]隨著金屬氧化物半導體(MOS)晶體管的特征尺寸減小，柵極和形成在柵極下面的溝道在長度上變得越來越短。溝道的減小的長度增加了電荷的散射并減小了溝道中的電荷的迀移率。電荷的減小的迀移率會是改善晶體管的飽和電流的障礙。
[0004]因此，正在進行各種研究以在具有減小的溝道長度的晶體管中增大電荷的迀移率。

【發明內容】

[0005]本發明構思的方面提供半導體器件，在該半導體器件中晶體管的操作性能通過在晶體管的溝道層中使用碳化硅而改善。本發明構思的一些實施方式針對半導體器件，該半導體器件包括:場絕緣層，在襯底的頂表面上且包括限定在其中的在第一方向上延伸的溝槽；以及鰭型有源圖案，從襯底的頂表面延伸并穿過限定在場絕緣層中的溝槽。鰭型有源圖案包括接觸襯底的第一下圖案和接觸第一下圖案且從襯底突出得比場絕緣層遠的第一上圖案。第一上圖案包括與第一下圖案不同的晶格改變材料。鰭型有源圖案包括第一鰭部分以及在第一鰭部分的在第一方向上的兩側的第二鰭部分。該器件包括交叉鰭型有源圖案并在不同于第一方向的第二方向上延伸的第一柵電極。
[0006]—些實施方式包括第一源極和漏極區，該第一源極和漏極區包括在第二鰭部分中且在第一柵電極的兩側的雜質區以及包括晶格改變材料的第一外延層。在一些實施方式中，第一外延層形成在第一上圖案的第二鰭部分的側壁和頂表面上，并且第一外延層接觸場絕緣層。一些實施方式提供為，第一外延層形成在第一上圖案的第二鰭部分的側壁和頂表面上而不接觸場絕緣層。一些實施方式包括:第一柵間隔物，在第一柵電極的側壁上；以及第一鰭間隔物，在第一上圖案的第二鰭部分的側壁的一部分上且接觸第一外延層和第一柵間隔物。
[0007]在一些實施方式中，半導體器件包括η溝道金屬氧化物半導體(NMOS)晶體管，晶格改變材料包括碳，第一上圖案包括碳化硅(SiC)。一些實施方式包括第一源極和漏極區，該第一源極和漏極區包括在第二鰭部分中且在第一柵電極的兩側的雜質區以及包括晶格改變材料的第一外延層。在一些實施方式中，第一上圖案中的碳的濃度不超過第一外延層中的碳的濃度。在一些實施方式中，第一上圖案中的碳的濃度在約0.5%至約1.5%的范圍內，第一外延層中的碳的濃度在約0.5%至約3.0 %的范圍內。
[0008]—些實施方式提供為，半導體器件包括P溝道金屬氧化物半導體(PMOS)晶體管，晶格改變材料包括鍺，第一上圖案包括硅鍺(SiGe)。一些實施方式包括第一源極和漏極區，該第一源極和漏極區包括在第二鰭部分中且在第一柵電極的兩側的雜質區以及包括晶格改變材料的第一外延層。一些實施方式提供為，第一上圖案中的鍺的濃度不超過第一外延層中的鍺的濃度。在一些實施方式中，第一上圖案中的鍺的濃度在約50%至約70%的范圍內，第一外延層中的鍺的所述濃度在約50%至約90%的范圍內。
[0009]在一些實施方式中，第二鰭部分的頂表面比第一鰭部分的頂表面相對于襯底凹進得更多。
[0010]—些實施方式提供為，所述鰭型有源圖案為第一鰭型有源圖案，晶格改變材料包括第一晶格改變材料。一些實施方式還包括第二鰭型有源圖案，該第二鰭型有源圖案從襯底的頂表面延伸并穿過限定在場絕緣層中的另一溝槽。第二鰭型有源圖案包括接觸襯底的第二下圖案以及接觸第二下圖案且從襯底突出得比場絕緣層遠的第二上圖案。第二上圖案包括與第二下圖案不同的第二晶格改變材料。第二鰭型有源圖案包括第三鰭部分以及在第三鰭部分的在第一方向上的兩側的第四鰭部分。一些實施方式包括交叉第二鰭型有源圖案并在第二方向上延伸的第二柵電極。
[0011]—些實施方式包括:第一源極和漏極區，該第一源極和漏極區包括在第二鰭部分中且在第一柵電極的兩側的雜質區以及包括晶格改變材料的第一外延層；以及第二源極和漏極區，包括在第四鰭部分中且在第二柵電極的兩側的雜質區以及包括第二晶格改變材料的第二外延層。在一些實施方式中，第一晶格改變材料和第二晶格改變材料是相同的材料。一些實施方式提供為，第一晶格改變材料包括碳，第二晶格改變材料包括鍺。
[0012]—些實施方式包括在場絕緣層上且在第一柵電極與第二柵電極之間并且在第二方向上延伸的虛設柵電極。
[0013]—些實施方式包括形成在襯底上且在第一和第二鰭型有源圖案之間的氧化物圖案。一些實施方式包括在氧化物圖案上的虛設柵電極。在一些實施方式中，虛設柵電極在第一柵電極與第二柵電極之間并在第二方向上延伸。
[0014]—些實施方式包括至少部分地在氧化物圖案上的第一和第二虛設柵電極。一些實施方式提供為，第一和第二虛設柵電極在第一方向上在第一柵電極和第二柵電極之間間隔開并在第二方向上延伸。
[0015]然而，本發明構思的方面不限于這里闡述的一種。對于本發明構思所屬的領域的普通技術人員而言，通過參照以下給出的本發明構思的詳細描述，本發明構思的以上和其它的方面將變得更加明顯。
【附圖說明】
[0016]通過參照附圖詳細描述本發明構思的示例性實施方式，本發明構思的以上和其它的方面及特征將變得更加明顯。
[0017]圖1是根據本發明構思的第一實施方式的半導體器件的透視圖。
[0018]圖2是沿圖1的線A-A截取的截面圖。
[0019]圖3是沿圖1的線B-B截取的截面圖。
[0020]圖4是沿圖1的線C-C截取的截面圖。
[0021]圖5和圖6是根據本發明構思的第二實施方式的半導體器件的視圖。
[0022]圖7是根據本發明構思的第三實施方式的半導體器件的視圖。
[0023]圖8是根據本發明構思的第四實施方式的半導體器件的視圖。
[0024]圖9和圖10是根據本發明構思的第五實施方式的半導體器件的視圖。
[0025]圖11是根據本發明構思的第六實施方式的半導體器件的視圖。
[0026]圖12是根據本發明構思的第七實施方式的半導體器件的視圖。
[0027]圖13和圖14是根據本發明構思的第八實施方式的半導體器件的視圖。
[0028]圖15是根據本發明構思的第九實施方式的半導體器件的視圖。
[0029]圖16A和圖16B分別是根據本發明構思的第十實施方式的半導體器件的透視圖和平面圖。
[0030]圖17是圖16A中示出的第一和第二鰭型有源圖案和場絕緣層的局部透視圖。
[0031]圖18是沿圖16A的線D-D截取的截面圖。
[0032]圖19和圖20是根據本發明構思的第十一實施方式的半導體器件的視圖。
[0033]圖21是根據本發明構思的第十二實施方式的半導體器件的截面圖。
[0034]圖22和圖23是根據本發明構思的第十三實施方式的半導體器件的視圖。
[0035]圖24是根據本發明構思的第十四實施方式的半導體器件的透視圖。
[0036]圖25是沿圖24的線A-A和E-E截取的截面圖。
[0037]圖26和圖27是根據本發明構思的第十五實施方式的半導體器件的視圖。
[0038]圖28是根據本發明構思的第十六實施方式的半導體器件的視圖。
[0039]圖29是根據本發明構思的第十七實施方式的半導體器件的視圖。
[0040]圖30和圖31是根據本發明構思的第十八實施方式的半導體器件的視圖。
[0041]圖32是根據本發明構思的第十九實施方式的半導體器件的視圖。
[0042]圖33是根據本發明構思的第二十實施方式的半導體器件的視圖。
[0043]圖34和圖35是根據本發明構思的第二十一實施方式的半導體器件的視圖。
[0044]圖36是根據本發明構思的第二十二實施方式的半導體器件的視圖。
[0045]圖37至圖45是示出用于根據本發明構思的一些實施方式的制造半導體器件的方法的操作的視圖。
[0046]圖46和圖47是示出根據本發明構思的一些實施方式的制造半導體器件的方法的操作的視圖。
[0047]圖48是包括根據本發明構思的一些實施方式的半導體器件的電子系統的方框圖。
[0048]圖49和圖50是示出根據本發明構思的一些實施方式的半導體器件能夠被應用到其的半導體系統的示例的圖示。
【具體實施方式】
[0049]現在將參照附圖在下文更全面地描述本發明構思，附圖中示出了本發明構思的優選實施方式。然而，本發明構思可以以許多不同的形式實施，而不應被解釋為限于這里闡述的實施方式。而是，提供這些實施方式使得本公開將透徹和完整，并將本發明構思的范圍充分傳達給本領域技術人員。相同的附圖標記在整個說明書中表示相同的部件。在附圖中，為了清晰，層和區域的厚度被夸大。
[0050]將理解，當一元件或層被稱為“連接到”或“聯接到”另一元件或層時，它可以直接連接到或聯接到另一元件或層，或者可以存在居間的元件或層。相反，當一元件被稱為“直接連接到”或“直接聯接到”另一元件或層時，則不存在居間的元件或層。相同的附圖標記始終指代相同的元件。當在這里使用時，術語“和/或”包括一個或多個相關列舉項目的任意和所有組合。
[0051]還將理解，當一層被稱為在另一層或襯底“上”時，它可以直接在該另一層或襯底上，或者也可以存在居間的層。相反，當一元件被稱為“直接在”另一元件“上”時，則不存在居間的元件。
[0052]將理解，雖然這里可以使用術語第一、第二等來描述各種元件，但是這些元件不應受到這些術語限制。這些術語僅用于將一個元件與另一元件區別開。因從，例如，以下討論的第一元件、第一部件或第一部分可以被稱為第二元件、第二部件或第二部分，而沒有脫離本發明構思的教導。
[0053]在描述本發明構思的上下文中(尤其在權利要求書的上下文中)使用的術語“一”和“該”以及類似指示語將被解釋為涵蓋單數和復數二者，除非這里另外地指示或者與上下文明顯抵觸。術語“包含”、“具有”、“包括”等將被解釋為開放式術語(即，指的是“包括但不限于”)，除非另外地說明。
[0054]除非另外地限定，這里使用的所有技術和科學術語具有與本發明構思所屬的領域中的普通技術人員所通常理解的相同含義。注意到，這里提供的任何和所有示例或示例性術語的使用僅旨在更好地說明本發明構思，而不是對本發明構思的范圍的限制，除非另外地指定。此外，除非另外地限定，在通用詞典中定義的所有術語不應被過度地解釋。
[0055]現在將參照圖1至圖4描述根據本發明構思的第一實施方式的半導體器件。
[0056]圖1是根據本發明構思的第一實施方式的半導體器件I的透視圖。圖2是沿圖1的線A-A截取的截面圖。圖3是沿圖1的線B-B截取的截面圖。圖4是沿圖1的線C-C截取的截面圖。為了便于描述，在圖1中沒有示出層間絕緣膜150。
[0057]參照圖1至圖4，根據第一實施方式的半導體器件I可以包括襯底100、第一鰭型有源圖案110、第一柵電極120和第一源極/漏極區130。
[0058]襯底100可以是體硅襯底和/或絕緣體上硅(SOI)襯底。另外地，襯底100可以是硅襯底，和/或可以是由其它材料諸如硅鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵和/或銻化鎵制成的襯底。在一些實施方式中，襯底100可以由基底襯底和形成在基底襯底上的外延層構成。本發明構思的實施方式將基于襯底100是硅襯底的假設來描述。
[0059]場絕緣層105可以形成在襯底100上。場絕緣層105可以包括氧化物層、氮化物層、氮氧化物層和/或其組合中的一種。
[0060]第一鰭型有源圖案110可以從襯底100突出。場絕緣層105可以部分地覆蓋第一鰭型有源圖案110的側壁。因此，第一鰭型有源圖案110的頂表面可以比場絕緣層105的頂表面進一步向上突出。也就是，第一鰭型有源圖案110可以由場絕緣層105限定。
[0061]第一鰭型有源圖案110包括順序地層疊在襯底100上的第一下圖案111和第一上圖案112。第一下圖案111從襯底100突出。第一上圖案112形成在第一下圖案111上。
[0062]第一上圖案112可以位于第一鰭型有源圖案110的頂部。也就是，第一鰭型有源圖案110的頂表面可以是第一上圖案112的頂表面。
[0063]因為第一鰭