半導體器件的制作方法
【技術領域】
[0001]本實用新型涉半導體技術領域，尤其涉及一種半導體器件。
【背景技術】
[0002]—半導體芯片可能包括許多電容、電阻等各種元器件，在制造半導體集成芯片時，需要在一硅基底上形成不同的元器件，而為了避免相鄰的元器件相互干擾或者發生短路，通常需要在不同的元器件之間設置隔離層使各器件之間不會相互影響。
[0003]在制造隔離層之前，需要對基底進行刻蝕，圖1為現有技術中的半導體器件基底的結構示意圖，該基底包括凹陷部20，凹陷部20包括側面202和底面201，側面202和底面201之間的夾角α為90度，該凹陷部20用于形成隔離層，具體可通過熱氧化方式在凹陷部20中形成隔離材料。現有技術凹陷部20的形狀，使得所形成的隔離區具有凹坑，如圖2所示，圖2為現有技術中凹坑的結構示意圖，可以看出該凹坑23兩個側面間的夾角很小，因此在后續的光刻工藝中，若在凹坑23內形成光阻或多晶硅，則凹坑23內的光阻或者多晶硅等材料無法被完全刻蝕掉，容易形成殘留，影響器件的性能。
[0004]因此，如何避免形成隔離層時出現容易生成殘留的凹坑成為亟待解決的問題。【實用新型內容】
[0005]本實用新型提供一種半導體器件的基底和一種半導體器件，解決了現有技術中的基底在凹槽的第一側面和第二側面上形成隔離區帶有的凹坑容易造成光阻或多晶硅等材料殘留而影響器件性能的問題。
[0006]本實用新型提供一種半導體器件，包括基底，所述基底包括第一水平面和用于容納通過熱氧化方式生成的隔離層的凹槽，所述凹槽包括第二水平面和第一傾斜面；
[0007]所述第二水平面的高度低于所述第一水平面，所述第一傾斜面連接于所述第一水平面和第二水平面之間，所述第二水平面和所述第一傾斜面之間的夾角為鈍角。
[0008]如上所述的半導體器件，優選地，所述第一傾斜面為平面，且所述鈍角的范圍是120度-150度之間。
[0009]如上所述的半導體器件，優選地，所述第一水平面與第二水平面的高度差為1500埃-12000 埃。
[0010]如上所述的半導體器件，優選地，還包括:緩沖層和掩膜層；
[0011 ] 所述緩沖層形成于所述第一水平面上；
[0012]所述掩膜層形成于所述緩沖層上，所述掩膜層的上表面為水平面。
[0013]如上所述的半導體器件，優選地，所述緩沖層為二氧化硅，厚度為200埃-500埃，所述掩膜層為氮化硅，厚度為1000埃-3000埃。
[0014]如上所述的半導體器件，優選地，還包括:
[0015]通過熱氧化方式生成的隔離層，所述隔離層位于所述凹槽中，所述隔離層的上表面包括第三水平面和第二傾斜面，所述第二傾斜面與所述第三水平面的夾角為鈍角；
[0016]其中，所述第一傾斜面為向遠離所述隔離層的方向凸起的曲面，所述曲面與所述第二水平面連接處的點的切平面與所述第二水平面的夾角為鈍角。
[0017]如上所述的半導體器件，優選地，所述隔離層的厚度是所述第二水平面與所述第一水平面之間的高度差的三分之十-二倍。
[0018]如上所述的半導體器件，優選地，還包括第一阻擋層和第二阻擋層，所述第一阻擋層包括斜坡部和與所述斜坡部連接的平直部；
[0019]所述第二阻擋層包括水平部，所述水平部形成于所述第一水平面上；
[0020]所述斜坡部貼設于所述隔離層的側表面，所述平直部形成于所述水平部上。
[0021]如上所述的半導體器件，優選地，所述隔離層的厚度為5000埃-40000埃。
[0022]本實用新型提供的半導體器件，由于基底的第二水平面和第一傾斜面之間的夾角為鈍角，因此可以避免后續形成隔離層時形成容易造成其他材料殘留的凹坑。
【附圖說明】
[0023]圖1為現有技術中的半導體器件基底的結構示意圖；
[0024]圖2為現有技術中凹坑的結構示意圖；
[0025]圖3為本實用新型一實施例提供的半導體器件的結構示意圖；
[0026]圖4為本實用新型又一實施例提供的半導體器件的結構示意圖；
[0027]圖5為通過熱氧化方式生成的隔離層的結構示意圖；
[0028]圖6為本實用新型再一實施例提供的半導體器件的結構示意圖；
[0029]圖7為本實用新型另一實施例提供的半導體器件的結構示意圖。
[0030]附圖標記:
[0031]1-基底；11-第一水平面；12-凹槽；
[0032]122-第二水平面；121-第一傾斜面；2_緩沖層；
[0033]3-掩膜層；4-隔離層；41-曲面；
[0034]42-第二傾斜面；43-第三水平面；31-斜坡部；
[0035]32-平直部；201-側面；202-底面；
[0036]20-凹陷部；23-凹坑；22-水平部；
【具體實施方式】
[0037]實施例一
[0038]本實施例提供了一種半導體器件。圖3為本實用新型一實施例提供的半導體器件的結構示意圖。如圖3所示，該半導體器件包括:基底1，該基底I包括第一水平面11和用于容納通過熱氧化方式生成的隔離層的凹槽12，凹槽12包括第二水平面122和第一傾斜面121。其中，第二水平面122的高度低于第一水平面11，第一傾斜面121連接于第一水平面11和第二水平面122之間，第二水平面122和第一傾斜面121之間的夾角β為鈍角。
[0039]具體的，凹槽12的形成可以是通過刻蝕工藝實現的，而形成的角度則可以通過控制刻蝕氣體的比例、流速、反應所需的功率、磁場強度、壓力大小以及反應時間等進行調節。
[0040]需要指出的是，圖3中僅以示意性方式示出第一傾斜面121的形狀，該第一傾斜面121可以如圖3所示為平面，當然，該第一傾斜面121還可以如圖5所示為曲面，曲面上任何一點的切平面與第二水平面122都可以為鈍角。
[0041]需要說明的是，若不刻蝕具有第二水平面122和第一傾斜面121的凹槽12，而是直接對基底I的預設區域進行熱氧化形成隔離層，預設區域的基底與氧氣發生化學反應后會導致隔離層的高度比基底I其他區域高很多，從而影響后續的金屬布線，為了降低隔離層的高度，因此對基底I上刻蝕有凹槽12。
[0042]此外，由于后續隔離層的形成是通過熱氧化形成的，因此凹槽12上的凹坑的形狀與凹槽12的形狀相似，由于凹槽12的第二水平面122和第一傾斜面121之間的夾角β為鈍角，在后續對凹槽12進行熱氧化生成的隔離層上的凹坑在與現有技術相同的條件下，凹坑具有第三水平面和第二傾斜面，第三水平面和第二傾斜面之間的角度也為鈍角，因此，凹坑內形成例如光阻或者其他材料的殘留較容易去除。
[0043]由以上技術方案可以看出，本實施例提供的半導體器件，由于基底I的第二水平面122和第一傾斜面121之間的夾角為鈍角，因此可以避免后續形成隔離層時形成容易有其他材料殘留的凹坑。
[0044]實施例二
[0045]本實施例是在上述實施例的基礎上，對上述實施例的進一步的補充說明。本實施例分別以第一傾斜面是平面為例進行說明。
[0046]圖4為本實用新型又一實施例提供的半導體器件的結構示意圖，其中，如圖4所示，該半導體器件還包括緩沖層2和掩膜層3，其中，緩沖層2形成于第一水平面11上，掩膜層3形成于緩沖層2上，掩膜層2的上表面為水平面，第一水平面11的結構請參見圖3。
[0047]其中，掩膜層3用于在刻蝕凹槽12時起到阻擋的作用，因此，掩膜層3的材料隨著刻蝕氣體而更改，并且在后續制造隔離層的時候，掩膜層3也在一定程度上起到防止掩膜層3下方的基底I被氧化的作用，可選的，掩膜層3為氮化硅，厚度為1000埃-3000埃。
[0048]緩沖層2 —般通過直接對基底I進行氧化生成，可選的，緩沖層2為二氧化硅，厚度為200埃-500埃，用于起到隔離基底I與掩膜層3的作用，防止掩膜層3直接與基底I接觸導致的表面應力變大而導致的基底I的表面缺陷的問題。
[0049]本實施例中第二水平面122和第一傾斜面121之間的鈍角的范圍是120度-150
度之間。
[0050]具體的，在形成凹槽12時，通過控制刻蝕條件，例如，刻蝕氣體可選為NF3 (三氟化氮)和(HBr)溴化氫，NF3的流量為18?30毫升/分鐘，流量越多，角度越大，HBr為35毫升/分鐘，功率400瓦，磁場為30高斯，壓力為50毫托，通過改變NF3的流量，可以使得凹槽12的第二水平面122和第一傾斜面121之間形成的鈍角為120度-150度之間。當然，也可以通過改變其他參量來控制凹槽12第二水平面122和第一傾斜面121之間的角度。
[0051]其中，凹槽12的深度，即第一水平面11與第二水平面122的高度差為1500埃-12000埃。由以上技術方案可以看出，本實施例提供的半導體器件，由于基底I的第二水平面122和第一傾斜面121之間的夾角為鈍角，通過實驗驗證，鈍角的角度在120度-150度之間，可以避免后續形成隔離層時形成容易造成其他材料殘留的凹坑。
[0052]實施例三
[0053]本實施例是在實施例一的基礎上，對實施例一的進一步的補充說明。圖5為通過熱氧化方式生成的隔離層的結構示意圖，與上述實施例不同的是，如圖5所示，該半導體器件還包括:通過熱氧化方式生成的