全cmos基準電流源的制作方法
【技術領域】
[0001 ]本發明涉及電流源，尤其涉及一種全CMOS基準電流源。
【背景技術】
[0002] 偏置電流源是模擬集成電路中所必不可少的基本電路單元，廣泛地應用于運算放 大器、A/D轉換器、D/A轉換器以及其他模擬射頻集成電路中，而偏置電流源的設計是基于一 個已經存在的標準參考電流源的復制，然后再輸出給系統的其他模塊，因此高性能的模擬 電路必須有一個高質量、高穩定性的基準電流源來支撐，它的性能會直接影響電路的功耗、 電源抑制比、開環增益以及溫度特性。
[0003] 基準電流源是指在模擬集成電路中用來作為其他電路的電流基準的高精度、低溫 度系數的電流源。其最重要的一個指標是電流基準在寬溫度范圍內的工作穩定程度。基準 電流的溫漂系數表示輸出基準電流隨溫度變化的情況，單位為ppm/°c，表示當溫度變化1°C 時，輸出電流變化的百萬分比。其計算公式為：
[0004]
[0005] 式中，TC為基準電流源的溫漂系數，IMAX為基準電流最大值，IMIN為基準電流最小 值，Imem為基準電流的平均值，Tmax為溫度的最大值，T MIN為溫度的最小值。
[0006] 基準電流電路經常使用于各種電路模塊中，而各種電路模塊的工作電壓會有所不 同，因此基準電流電路還需要能在寬電源電壓范圍內工作，當電源電壓發生變化時，輸出的 基準電流基本不變，基本不會隨著電壓的變化而發生變化。
[0007] 基準電流還有一個非常重要的指標是功耗，其衡量標準是在電路正常工作的情況 下靜態電流的大小，為了滿足各種不同電路的要求，通常會增加功耗，但是受到環境和電源 電壓的限制，有效的減小基準電流的功耗，依然是現在集成電路設計中需要不斷努力研究 的方向。
[0008] 現在集成電路中使用最多的基準電流產生電路是帶隙基準電流產生電路，利用雙 極晶體管的特性分別產生正溫度系數和負溫度系數的電流，然后通過合理配比因子相加得 到零溫度系數的基準電流。但是由于現有的CMOS工藝中的雙極型器件的性能一般不好，而 且帶隙基準電路比較復雜，功耗比較大，集成電路設計中需要付出較大的代價。
[0009] 因此，本領域的技術人員致力于開發一種全CMOS基準電流源，降低傳統帶隙基準 電流產生電路的復雜度，在寬電源電壓范圍內實現低功耗設計，產生低溫漂系數的基準電 流。

【發明內容】

[0010] 為實現上述目的，本發明提供了一種全CMOS基準電流源，其特征在于，包括用于輸 出基準電流Iref的基準電流產生電路，所述基準電流產生電路包括匪0S管Ml、匪0S管M2、 PM0S 管 M3、PM0S 管 M4、PM0S 管 M5、PM0S 管 M6、PM0S 管 M8、第一電阻R1 和第二電阻R2;所述 PM0S 管M3和所述PMOS管M4構成電流鏡結構，它們的柵極彼此相連，它們的源極皆連接到電源電 壓;所述PM0S管M5和所述PM0S管M6構成電流鏡結構，它們的柵極彼此相連，它們的源極皆連 接到所述電源電壓;所述PM0S管M6和所述PM0S管M8構成電流鏡結構，它們的柵極彼此相連， 它們的源極皆連接到所述電源電壓;所述NM0S管Μ1和所述匪0S管M2構成電流鏡結構，它們 的柵極彼此相連，所述匪0S管Ml的漏極與所述PM0S管M3的漏極相連，所述匪0S管M2的漏極 與所述PM0S管M4的漏極相連，所述NM0S管Ml的源極經過所述第一電阻R1接地，所述匪0S管 M2的源極接地;所述PM0S管M5的漏極經過所述第二電阻R2接地;所述PM0S管的漏極輸出所 述基準電流Iref。
[0011] 進一步地，所述PM0S管M6的漏極連接到所述PM0S管M8的柵極。
[0012] 進一步地，所述NM0S管Ml的尺寸是所述匪0S管M2的尺寸的K倍；所述基準電流
;其中，μη是所述匪0S管Ml、M2的電子迀移率，C ox 為所述匪0S管M1、M2的工藝參數，W/L為所述NM0S管M1、M2的尺寸寬長比，Vth2為所述匪0S管 M2的閾值電壓。
[0013] 進一步地，所述第一電阻R1和所述第二電阻R2皆為多晶硅電阻
[0014] 進一步地，在溫度T在參考溫度To時，使得
[0015]
[0016] 其中，
Irefq為所述基準電流Iref在參考溫度To時的值，R1Q為所述第 一電阻R1在參考溫度Το時的值，R2Q為所述第二電阻R2在參考溫度Το時的值，，μτο是的所述電 子迀移率以"在參考溫度To時的值，κ是所述NM0S管M2的閾值電壓VTH2的溫度系數，β是多晶硅 電阻的電阻溫度系數。
[0017] 進一步地，α等于1.5。
[0018] 進一步地，基準電流產生電路還包括NM0S管Μ7、電容C1、第三電阻R3和第四電阻 R4，所述匪0S管Μ7的漏極與所述PM0S管Μ6的漏極相連，所述NM0S管Μ7的源極經過所述第三 電阻R3接地;所述NM0S管Μ7的柵極經過所述第四電阻R4和所述電容C1連接到所述PM0S管Μ5 的漏極。
[00?9] 進一步地，所述全CMOS基準電流源還包括啟動電路，所述啟動電路連接到所述 PM0S管M4的柵極，用于在所述電源電壓上電時對所述PM0S管M4的柵極充電，以啟動所述基 準電流產生電路。
[0020] 進一步地，所述啟動電路包括PM0S管M9、PM0S管Ml 0、PM0S管Ml 1、匪0S管Ml 2、第五 電阻R5和第六電阻R6,所述PM0S管M9、所述PM0S管M10和所述PM0S管Mil的源極連接到所述 電源電壓，所述PM0S管M9的柵極與漏極相連并通過所述第五電阻R5連接到所述NM0S管M12 的漏極，所述NM0S管Ml 2的柵極接VDD，所述匪0S管Ml 2的源極接地，所述PM0S管Ml 0的漏極通 過所述第六電阻R6連接到所述PM0S管M9的漏極，所述PM0S管M10的柵極連接到所述PM0S管 M4的柵極，所述PM0S管Ml 1的柵極連接到所述PM0S管M10的漏極，所述PM0S管Ml 1的漏極連接 到所述NM0S管M2的漏極。
[0021]在本發明的較佳實施方式中，提供了一種全CMOS基準電流源，包括啟動電路和基 準電流產生電路，其中的基準電流產生電路包括4組由兩個M0S管構成的電流鏡結構。當電 源電壓上電時，啟動電路啟動基準電流產生電路，基準電流產生電路輸出與電源電壓大小 無關的基準電流。并且，通過調芐基準電流產生電路中的元件參數，能夠使得輸出的基準電 流具有低溫漂系數。
[0022]本發明的全CMOS基準電流源設計了低功耗、寬電源電壓的CMOS基準電流產生電 路，通過采用結構優化，使基準電流的產生與電源電壓沒有理論上的關系，由此實現寬電源 電壓設計。另外，本發明應用了啟動電路在電源電壓上電中啟動基準電流產生電路，使得基 準電流產生電路脫離非正常狀態，但在基準電流產生電路正常工作時啟動電路并不影響基 準電流產生電路的工作狀態。本發明具有以下優點：
[0023] 1、電路結構簡單，大大簡化降低了常用帶隙基準電流電路的復雜度，電路面積小， 成本低，性能可靠；
[0024] 2、電路實現低功耗設計，在正常工作時基準電流產生電路消耗的電流小；
[0025] 3、利用負溫度系數的晶體管閾值電壓，負溫度系數的晶體管電子迀移率，以及負 溫度系數的多晶硅電阻，產生了低溫漂的基準電流。其中采用了兩個負溫度系數的多晶硅 電阻，共有四個變量，可分別調整，提高了電路的設計自由度和靈活性，同時也保證了電路 性能的實現；
[0026] 4、由于基準電流的產生與電源電壓沒有關系，可以在寬的電源電壓下正常工作， 基準電流基本不隨電源電壓變化，因此可以適用于不同的電路模塊中，適用范圍廣。
[0027] 以下將結合附圖對本發明的構思、具體結構及產生的技術效果作進一步說明，以 充分地了解本發明的目的、特征和效果。
【附圖說明】
[0028] 圖1是在一個較佳的實施例中，本發明的全CMOS基準電流源的電路結構圖。
[0029]圖2顯示了多晶硅電阻Rpo 1 y和晶體管閾值電壓Vth的溫度特性。
[0030]圖3顯示了圖1所示的全CMOS基準電流源對應的基準電流與溫度的關系。
【具體實施方式】
[0031] 如圖1所示，在一個較佳的實施例中，本發明的全CMOS基準電流源包括用于輸出基 準電流Iref的基準電流產生電路20和用于啟動基準電流產生電路20的啟動電路10。
[0032] 基準電流產生電路20包括匪0S管Ml、匪0S管M2、PM0S管M3、PM0S管M4、PM0S管M5、 PM0S管M6、PM0S管M8、第一電阻R1和第二電阻R2。其中，PM0S管M3和PM0S管M4構成電流鏡結 構，它們的柵極彼此相連，它們的源極皆連接到電源電壓VDD;PM0S管M5和PM0S管M6構成電 流鏡結構，它們的柵極彼此相連，它們的源極皆連接到電源電壓VDD; PM0S管M6和PM0S管M8 構成電流鏡結構，它們的柵極彼此相連，它們的源極皆連接到電源電壓VDD;匪0S管Ml和 NM0S管M2構成電流鏡結構，它們的柵極彼此相連，NM0S管Ml的漏極與PM0S管M3的漏極相連， NM0S管M2的漏極與PM0S管M4的漏極相連，NM0S管Ml的源極經過第一電阻R1接地，匪0S管M2 的源極接地;PM0S管M6的漏極連接到PM0S管M8的柵極，PM0S管M5的漏極經過第二電阻R2接 地;PM0S管的漏極輸出基準電流I REF。
[0033] 匪0S管Ml的尺寸是NM0S管M2的尺寸的K倍，匪0S管組、]?2的電子迀移率是411，匪03 管M1、M2的工藝參數為C〇 x，匪0S管M1、M2的尺寸寬長比為W/L，匪0S管M1、M2的閾值電壓為 Vthi、Vth2。第一電阻R1和第二電阻R2的阻值分別為Ri、R2。
[0034] NM0S管M1、M2的柵極相連，因此有：
[0035]
, (2)
[0036] 1!、12分別為NM0S管M1、M2的源極處的電流。忽略晶體管的體效應影響，即有V TH1 = VTH2;由于PM0S管M3與M4構成電流鏡結構，即有Ii = 12，因此化簡(2)式可以得到：
[0037]
(3)
[0038] 第二電阻R2-端接在NM0S管M2的柵極，因此有，其中14為第二電阻R2上的 電流，VG2為NM0S管M2的柵極電壓。由于POMS管Μ5和Μ6構成電流鏡結構，POMS管Μ8與Μ6也構成 電流鏡結構，因此輸出的基準電流Iref為：
[0039]
(4)
[0040] 13為PM0S管M7的源極處的電流。由流過NM0S管M2的電流可以得到NM0S管M2的柵極 電壓為：
[0041 ]
(5)
[0042] 再由（3)式可以化簡(5)式得到NM0S管M2的柵極電壓為：
[0043]
(t>)
[