帶隙基準源電路及其基極電流補償電路的制作方法
【技術領域】
[0001] 本申請設及集成電路，特別設及在集成電路中使用的電壓基準源。
【背景技術】
[0002] 電壓基準源作為一個獨立的功能模塊被廣泛地應用于模擬及數模混合集成電路 中，其性能決定了整個巧片的可靠性。電壓基準源的電路結構有很多，帶隙基準源應用廣 泛。
[0003] 傳統的帶隙基準源由于基極電流的存在，將會影響S級管的集電極的電流密度， 不能保證運算放大器輸入端的兩個支路上=級管集電極電流的一致性，從而導致了較大的 基準電壓溫漂系數，需要進行基極電流補償。例如：申請號為201010127309. 9,名為《自適 應基極電流補償曲率校正的帶隙基準源》的發明專利申請，公開了包含"自適應基極電流補 償電路"的帶隙基準源，針對一條支路只有一個=極管的情況進行補償。但是該種帶隙基準 結構運算放大器失調電壓對輸出電壓產生的誤差比較大，失調電壓本身隨溫度變化，因此 增大了輸出電壓溫度系數。
[0004] 通常，利用兩個PN結串聯的結構降低運放的輸入失調電壓影響，即；運算放大器 輸入端的支路上通過兩個PNP S級管串聯，一個PNP S極管的基極相連到另外一個PNP S 級管的發射極。采用=級管基極-發射極的負溫度系數的結電壓與它們具有正溫度系數的 基極-發射極電壓差進行相加得到與溫度無關的基準電壓。目P ;通過采用兩個具有相反溫 度系數的量W適當的權重相加，得到零溫度系數的輸出結果。如圖1所示，常規的帶隙基準 源包括共源共柵電流鏡（MOS管M3、M6，Ml、M7，M2、M8，M9、M4，M33、M34)、運算放大器A1、S 極管91、92、93、94、97化及電阻31、32組成。^極管的特性相同，且^極管91、92及97的 發射結面積為Q3、Q4的1/n。
[0005] 負溫度系數的推導過程如下：
[0006] PNP S極管的發射極與基極的電壓VBE為；
[0007]
【主權項】
1. 一種帶隙基準源用基極電流補償電路，連接所述帶隙基準源中待補償三極管所在的 支路，所述帶隙基準源的運算放大器的輸入端接雙三極管PN結串聯結構，其特征在于，包 括： 第一電流鏡，鏡像所述支路的電流； 采樣三極管，接收鏡像的支路電流以采樣待補償三極管的基極電流；以及 第二電流鏡，鏡像所述采樣三極管采樣得到的基極電流并輸出給所述支路。
2. 根據權利要求1所述的帶隙基準源用基極電流補償電路，其特征在于，所述第二電 流鏡包括： N型共源共柵電流鏡，鏡像所述采樣三極管輸出的基極電流；以及 P型共源共柵電流鏡，鏡像所述N型共源共柵電流鏡輸出的基極電流，輸出給所述支 路。
3. 根據權利要求2所述的帶隙基準源用基極電流補償電路，其特征在于， 所述N型共源共柵電流鏡包括：第一 NMOS管（M17)、第二NMOS管（M18)、第三NMOS管 (M19)和第四NMOS管（M20)，其中， 所述第三NMOS管（M19)的漏極接所述采樣三極管的輸出端，柵極接所述第一電流鏡的 輸出端，源極接所述第四NMOS管（M20)的漏極； 所述第四NMOS管（M20)的源極接地，柵極接所述采樣三極管的輸出端； 所述第二NMOS管（M18)的源極接地，柵極接所述采樣三極管的輸出端，漏極接所述第 一 NMOS管（M17)的源極； 所述第一 NMOS管（M17)的柵極接所述第一電流鏡的輸出端； 所述P型共源共柵電流鏡包括：第一 PM0S管（M10)、第二PM0S管（M5)、第三PM0S管 (M12)和第四PM0S管（M11)，其中， 所述第四PM0S管（Mil)的漏極接所述第一 NMOS管（M17)的漏極，柵極接偏置電壓，源 極接所述第三PM0S管（M12)的漏極； 所述第三PM0S管（M12)的源極接電源，柵極接所述第一 NMOS管（M17)的漏極； 所述第一 PM0S管（M10)的源極接電源，漏極接所述第二PM0S管（M5)的源極，柵極接 所述第一 NMOS管（M17)的漏極； 所述第二PM0S管（M5)的柵極接偏置電壓，漏極接所述支路。
4. 根據權利要求3所述的帶隙基準源用基極電流補償電路，其特征在于，所述第一 電流鏡包括：第五PM0S管（M14)、第六PM0S管（M13)、第七PM0S管（M16)和第八PM0S管 (M15)，其中， 所述第五PM0S管（M14)的源極接電源，漏極接所述第六PM0S管（M13)的源極，柵極接 所述第一 NMOS管（M17)的漏極； 所述第六PM0S管（M13)的柵極接偏置電壓； 所述第七PM0S管（M16)的源極接電源，柵極接運算放大器的輸出端，漏極接所述第八 PM0S管（M15)的源極； 所述第八PM0S管（M15)的柵極接偏置電壓； 所述第六PM0S管（M13)的漏極和所述第八PM0S管（M15)的漏極相接，作為所述第一 電流鏡的輸出端。
5. 根據權利要求4所述的帶隙基準源用基極電流補償電路，其特征在于，所述采樣三 極管與待補償三極管的特性、發射結面積均相同，該采樣三極管的發射極接所述第一電流 鏡的輸出端，集電極接地，基極作為所述采樣三極管的輸出端。
6. -種帶隙基準源電路，包括： 運算放大器； 連接運算放大器反相輸入端的第一雙三極管PN結串聯支路，包括待補償的第一三極 管（Q1); 連接運算放大器同相輸入端的第二雙三極管PN結串聯支路，包括待補償的第三三極 管（Q3);以及 在基準電壓輸出支路中待補償的第五三極管（Q7); 其特征在于，所述帶隙基準源電路還包括： 給所述第一雙三極管PN結串聯支路補償第一三極管（Q1)的基極電流的如權利要求1 至5中任一項所述基極電流補償電路； 給所述第二雙三極管PN結串聯支路補償第三三極管（Q3)的基極電流的如權利要求1 至5中任一項所述基極電流補償電路；以及 給所述基準電壓輸出支路補償第五三極管（Q7)的基極電流的如權利要求1至5中任 一項所述基極電流補償電路。
7. 根據權利要求6所述的帶隙基準源電路，其特征在于， 所述第一雙三極管PN結串聯支路還包括第二三極管（Q2); 所述第二雙三極管PN結串聯支路還包括第四三極管（Q4); 所述帶隙基準源電路還包括：引出第一至第五電流輸出端的共源共柵電流鏡； 所述第一三極管（Q1)的基極接地，集電極接地，發射極接第一電流輸出端； 所述第二三極管（Q2)的發射極接運算放大器反相輸入端和第二電流輸出端，集電極 接地，基極接所述第一三極管（Q1)的發射極； 所述第四三極管（Q4)的發射極通過第一電阻（R1)接運算放大器同相輸入端和第三電 流輸出端，集電極接地，基極接所述第三三極管（Q3)的發射極； 所述第三三極管（Q3)的發射極接第四電流輸出端，基極接地，集電極接地； 所述第五三極管（Q7)的基極接地，集電極接地，發射極通過第二電阻（R2)接第五電流 輸出端；所述第五電流輸出端為基準電壓輸出端； 所述第二三極管（Q2)的發射極、第四三極管（Q4)的發射極和第五三極管（Q7)的發射 極分別接各自對應基極電流補償電路的輸出端。
8. 根據權利要求7所述的帶隙基準源電路，其特征在于，所述第一三極管（Q1)、第二三 極管（Q2)和第五三極管（Q7)各自的發射結面積為所述第三三極管（Q3)和第四三極管 (Q4)發射結面積的1/n。
【專利摘要】本實用新型針對雙三極管PN結串聯結構的帶隙基準源公開了一種基極電流補償電路，包括鏡像待補償支路電流的第一電流鏡，接收鏡像的支路電流以采樣待補償三極管的基極電流的采樣三極管，以及鏡像基極電流并輸出給待補償支路的第二電流鏡。保證了補償的精確性的同時，有效消除基極電流導致的基準電壓溫度系數較大的現象。本實用新型還公開了包含上述基極電流補償電路的帶隙基準源電路，能在降低運算放大器失調電壓的影響的同時也消除了基極電流導致的基準電壓溫度系數較大的現象。
【IPC分類】G05F1-567
【公開號】CN204331532
【申請號】CN201420779530
【發明人】王淪
【申請人】中國電子科技集團公司第四十七研究所
【公開日】2015年5月13日
【申請日】2014年12月10日