專利名稱：電流基準源電路及電流基準源生成方法
技術領域：
本發明涉及集成電路，特別涉及集成電路中的電流基準源。
背景技術：
電流基準源電路在集成電路設計中有著廣泛的應用，是模擬集成電路以及數模混 合集成電路設計中基本的模塊電路之一。電流基準源電路在模擬電路中最主要的應用是為 其他電路或系統模塊提供穩定的參考電流。因此，電流基準源電路產生的電流的精度和特 性會直接影響到電路中其他模塊電路的性能。為了得到高精度的電流基準源，現有的高性能電流基準源產生電路主要是 基于電壓基準電路產生一個零溫度系數的基準電壓，然后利用該基準電壓產生一 PVT (Process (過程)，supply-Voltage (供給電壓)，Temperature (溫度))無關的基準電 流。現有的一種電流基準源電路如圖1所示，該電路利用電壓基準電路產生的與溫度 變化弱相關的基準電壓實現與溫度變化較小的基準電流。然而，在實際電路中，一階基準電壓仍然具有殘余非線性溫度系數，在一個較大的 溫度范圍內，一階基準電壓的溫度系數會直接影響其實現的基準電流的溫度系數，因此，電 流基準受制于基準電壓溫度系數的影響，在沒有高階溫度補償的情況下，其基準電流溫度 系數不能達到高精度應用的需求。另外，目前還有一種低溫度系數的基準電流，電路中通過正負溫度系數補償的原 理獲得較低溫度系數的基準電流。然而，若利用雙極性三極管進行高階補償，該電路的使用將受到工藝的限制。因 為傳統的互補型金屬氧化物半導體(Complementary Metal-Oxide kmiconductor，簡稱 “CMOS”)工藝提供的PNP三極管，其集電極只能接到最低電位，因此，利用BiCMOS工藝實現 該電流基準源電路會增加成本；同時，將三極管溫度補償結構替換為金屬-氧化物-半導體 (Metal-Oxide-Semiconductor,簡稱“M0S”)管補償結構，雖然與CMOS工藝兼容，但是，補償 電路中MOS管工作在亞閾區，這就要求MOS管具有大的面積，但是MOS管VGS的亞閾區溫度 特性受電流影響二表現特性會發生改變，因此，這種補償結構不僅增大了面積，其溫度補償 效果也不太理想。

發明內容
本發明的目的在于提供一種電流基準源電路及電流基準源生成方法，以較為簡單 的結構，實現近似零溫度系數的電流基準源。為解決上述技術問題，本發明的實施方式提供了一種電流基準源電路，包含PTAT電流發生電路，用于生成線性的正溫度系數電流；IPTAT電流發生電路，用于生成非線性的負溫度系數電流；非線性PTAT電流發生電路，用于生成非線性的正溫度系數電流；
疊加電路，用于將PTAT電流發生電路、IPTAT電流發生電路和非線性PTAT電流 發生電路分別生成的電流進行疊加，將疊加后的輸出電流作為電流基準源。其中，PTAT即 為正溫度系數(Proportion To Absolute Temperature), IPTAT 即為負溫度系數 Qnverse Proportion To Absolute Temperature)。本發明的實施方式還提供了一種電流基準源生成方法，包含以下步驟生成線性的正溫度系數電流、非線性的負溫度系數電流和非線性的正溫度系數電 流；將生成的線性的正溫度系數電流、非線性的負溫度系數電流、非線性的正溫度系 數電流進行疊加，并將疊加后的電流作為電流基準源。本發明實施方式與現有技術相比，主要區別及其效果在于通過三個電路分別產生線性正溫度系數電流，非線性負溫度系數電流，非線性正 溫度系數電流，并將這三個電流進行疊加，將疊加后的輸出電流作為電流基準源。由于利用 了線性正溫度系數電流對非線性負溫度系數電流中的線性分量進行有效抵消，利用了非線 性正溫度系數電流對殘余負溫度系數進行補償。因此，得到的電流對溫度變化的敏感性進 一步降低，可以實現近似零溫度系數的電流基準源。而且，控制結構簡單，補償支路穩定性 較好，且對基準電流初始精度影響較小。仿真結果表明，通過非線性溫度補償后，電流基準 源的溫度系數降低至10ppm/°C，并且呈現較好的工藝穩定性。進一步地，用于生成線性正溫度系數電流的PTAT電流發生電路，由4個三級管、一 個電阻、4個NMOS管、7個PMOS管構成；用于生成非線性負溫度系數電流的IPTAT電流發生 電路，由4個PMOS管、1個NMOS管、一個電阻構成；用于生成非線性正溫度系數電流的非線 性PTAT電流發生電路，由一個三極管、一個電阻、3個PMOS管構成。由于實現電流基準源的 電路結構中避免了運算放大器的使用，不單降低了電路設計的復雜性，同時有利于基準電 流的精度的提升。而且，用于非線性補償的非線性PTAT電流發生電路的結構簡單，易于控 制和集成。進一步地，在PTAT電流發生電路中，2個三級管、一個電阻、兩個NMOS管、4個PMOS 管構成PTAT電流核心發生電路，生成正溫度系數電流，剩余的2個三級管、2個NMOS管、3 個PMOS管構成反饋偏置環路，反饋偏置環路用于為PTAT電流核心發生電路提供偏置電壓 和電流，與PTAT電流核心發生電路構成反饋環路。由于該反饋偏置環路可提供穩定的直流 工作點，因此可以保證電路的穩定工作。


圖1是根據現有技術中的電流基準源電路的結構示意圖；圖2是根據本發明第一實施方式的電流基準源電路的結構示意圖；圖3是根據本發明第二實施方式的電流基準源電路的結構示意圖；圖4是根據本發明第二實施方式中的電流基準源的溫度特性示意圖；圖5是根據本發明第三實施方式的電流基準源生成方法流程圖。
具體實施例方式在以下的敘述中，為了使讀者更好地理解本申請而提出了許多技術細節。但是，本領域的普通技術人員可以理解，即使沒有這些技術細節和基于以下各實施方式的種種變化 和修改，也可以實現本申請各權利要求所要求保護的技術方案。為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明的實施 方式作進一步地詳細描述。本發明的核心在于，在電流基準源電路中包含PTAT電流發生電路，用于生成線性的正溫度系數電流；IPTAT電流發生電路，用于生成非線性的負溫度系數電流；非線性PTAT電流發生電路，用于生成非線性的正溫度系數電流；疊加電路，用于將該PTAT電流發生電路、該IPTAT電流發生電路和該非線性PTAT 電流發生電路分別生成的電流進行疊加，將疊加后的輸出電流作為電流基準源。本發明第一實施方式涉及一種電流基準源電路。在本實施方式中，用線性的正溫 度系數(Proportion To Absolute Temperature，簡稱“PTAT”)電流與非線性的負溫度系 數(Inverse Proportion To Absolute Temperature，簡稱“ IPTAT，，)的電流相疊力口產生一 階電流基準源，利用一 PMOS管(P型MOS管)產生非線性正溫度系數電流對一階電流基準 源的非線性負溫度系數進行抵消，由此，實現近似零溫度系數的基準電流。本實施方式的電流基準源電路如圖2所示，包含PTAT電流發生電路101、IPTAT電 流發生電路102、非線性PTAT電流發生電路103和疊加電路104。其中，PTAT電流發生電路101用于生成線性的正溫度系數電流。具體地，該PTAT電 流發生電路可通過利用兩個三極管的基極-發射極電壓(Vbe)之差Δ Vbe，生成線性的PTAT 電流。IPTAT電流發生電路102用于生成非線性的負溫度系數電流。具體地，該IPTAT電 流發生電路可通過將三極管的基極-發射極電壓Vbe通過電阻，生成非線性的IPTAT電流。非線性PTAT電流發生電路103用于生成非線性的正溫度系數電流。具體地，該非 線性PTAT電流發生電路可通過一 PMOS管生成非線性PTAT電流。疊加電路用于將PTAT電流發生電路101、IPTAT電流發生電路102和非線性PTAT 電流發生電路103分別生成的電流進行疊加，將疊加后的輸出電流作為電流基準源。由于Vbe具有非線性負溫度系數特性，因此通過非線性PTAT電流發生電路103，生 成非線性的PTAT電流，對基于Vbe產生IPTAT電流中的非線性分量進行抵消，將這三種電流 進行有效的疊加就能夠實現產生零溫度系數的電流基準源。其中線性PTAT電壓將對非線 性IPTAT中的線性分量進行有效抵消，實現一階溫度補償的基準電流。由于Vbe的溫度非線 性，其產生的IPTAT電流仍然具有非線性溫度特性，因此線性PTAT電流無法完全抵消IPTAT 基準電流中的負溫度系數，故非線性PTAT電流對一階基準電流中的殘余負溫度系數進行 補償，使得電流對溫度變化的敏感性進一步降低，從而獲得近似零溫度系數的基準電流。而 且，控制結構簡單，補償支路穩定性較好，且對基準電流初始精度影響較小。本發明第二實施方式涉及一種電流基準源電路。本實施方式在第一實施方式的基 礎上，給出了 PTAT電流發生電路101、ΙΡΤΑΤ電流發生電路102、非線性PTAT電流發生電路 103和疊加電路104的具體實現結構。如圖3所示，PTAT電流發生電路101由4個三級管、一個電阻、4個NMOS管(N型 MOS管)、7個PMOS管構成。其中，2個三級管、一個電阻、兩個NMOS管、4個PMOS管構成
7PTAT電流核心發生電路，生成正溫度系數電流，剩余的2個三級管、2個NMOS管、3個PMOS 管構成反饋偏置環路，反饋偏置環路用于為PTAT電流核心發生電路提供偏置電壓和電流， 與PTAT電流核心發生電路構成反饋環路。具體地說，PTAT電流核心發生電路包含的2個三級管為Q1、Q2，包含的一個電阻為 R1，包含的兩個匪OS管為MN3、MN4,包含的4個PMOS管為MP4 MP7，4個PMOS管構成共 源共柵Cascode電流鏡。其中，Ql與Q2的發射結的面積之比為1 N ；麗3和MN4構成電 流鏡結構，使兩NMOS管的源極電位相等，實現類似運放的作用，因此在電阻Rl上產生AVbe 壓降，由于AVbe與絕對溫度成正比，且線性變化，所以PTAT電流核心發生電路中產生線性 PTAT電流，該電流通過PMOS Cascode電流鏡按一定的比例進行傳輸。如圖3所示，Ql的 基極和集電極相連并接至電路最低電位GND，Q2的基極和集電極相連并接至電路最低電位 GND, Ql的發射極與麗3的源極相連，麗3的柵極連接至MN4的柵極，麗3的漏極連接至MP5 的漏極，Q2的發射極與Rl的一端相連，Rl的另一端與MN4的源極相連，MN4的漏極與MN4 的柵極相連，MP5的源極連接至MP4的漏極，MP4與MP6的源極均連接至電源電壓，MP6的漏 極連接至MP7的源極。反饋偏置環路包含的2個三級管為Q4、Q5，包含的NMOS管為麗1、麗2，包含 的PMOS管為MPl MP3。反饋偏置環路通過自偏置的方式為電路中的PMOS Cascode電 流鏡提供偏置電壓和電流。同時反饋偏置環路與PTAT電流核心發生電路構成反饋環 路。其中，Q4的基極與集電極相連并接至電路最低電位GND，Q5的基極與集電極相連并 接至電路最低電位GND，麗1的柵極接至MN4的柵極，麗1的源極與Q5的發射極相連， 麗1的漏極接至MPl的柵極和漏極，麗2的柵極與麗3的漏極相連，麗2的源極與Q4發 射極相連，麗2的漏極與MP3的漏端相連，MPl的柵極和漏極相連，并且MPl的柵極連接 至MP5和MP7的柵極，MPl的源極與電源電壓相連，MP2漏極和柵極分別與MP3的源極 和漏極相連，并且MP2的柵極連接至MP4與所述MP6的柵極，MP2的源極接至電源電壓， M P3的柵極與MPl的柵極相連，麗3 —麗1 — MPl — MP7 —麗4 —麗3為正反饋環路； MN3 —麗1 — MPl — MP2 — MP6 — MN4 — MN3，MN3 — MN2 — MP2 — MP6 — MN4 — MN3 這兩 個環路均為負反饋環路。只要使負反饋環路增益大于正反饋環路增益，基準電路就可以穩 定工作。如圖3所示，IPTAT電流發生電路102由4個PMOS管、1個N MOS管、一個電阻構 成。其中，2個PMOS管、1個NMOS管和一個電阻構成IPTAT電流發生支路，生成負溫度系數 電流，剩余的2個PMOS管組成負反饋鏡像支路，負反饋鏡像支路與IPTAT電流發生支路構 成負反饋環路。具體地說，IPTAT電流發生支路包含的2個PMOS管為MP8、MP9，包含的1個匪OS 管為MN5，包含的一個電阻為R2。PMOS管MP8、MP9構成Cascode電流鏡，將PTAT電流發生 電路101中的PTAT電流鏡像傳輸到匪OS管麗5中，若NMOS管麗5的尺寸與PTAT電流發 生電路101中的匪3、NM4相同，則電阻R2上的壓降為Veb結的壓降，因此在電阻R2中產生 負溫度系數的電流VEB/%，該電流不僅具有IPTAT的特性，而且其負溫度系數特性與Veb結 特性相同，具有非線性。負反饋鏡像支路包含的2個PMOS管為MP10，MP11，其連接同樣為 Cascode電流鏡結構。如圖3所示，R2的一端接至電路最低電位GND，另一端接至麗5的源 極和MPll的漏極，麗5的柵極與MN4的柵極相連，麗5的漏極與MP9的漏極和MPlO的柵極相連，MP9的柵極與MP7的柵極相連，MP9的源極與MP8的漏極相連，MP8的柵極與MP6的柵 極相連，MP8的源極和MPlO的源極均接至電源電壓，MPlO的漏極連接至MPll的源極，MPll 的柵極連接至M P9的柵極。該負反饋鏡像支路與IPTAT電流發生支路構成負反饋環路，使得該負反饋環路具 備兩個作用一是穩定NMOS管麗5漏源電壓，從而使R2兩端電壓保持不變，同時由于麗5 中的電流具有PTAT特性，因此，負反饋支路中注入R2的電流一定具有負溫度系數特性，且 其溫度特性與Vbe具有相似性；二是由于PMOS管MP10、MPll構成cascode電流鏡，流過其 中的非線性IPTAT電流可以通過電流鏡按比例傳輸。如圖3所示，非線性PTAT電流發生電路103由一個三極管、一個電阻、3個PMOS管 構成。其中，一個三極管、一個電阻、2個PMOS管構成基準電壓發生支路，通過剩余的一個 PMOS管生成非線性的正溫度系數電流。具體地說，基準電壓發生支路包含的一個三極管為Q3，包含的一個電阻為R3，包 含的2個PMOS管為MP12，MP13, MP12, MP13構成PMOSCascode電流鏡。三極管Q3連接為 二極管B-C結短接呈二極管連接方式，產生一個具有負溫度系數的電壓Veb，PMOS Cascode 電流鏡中傳輸從PTAT電流核心發生電路產生的PTAT電流在電阻R3上轉化為具有正溫度 系數的PTAT電壓，因此該電壓與IPTAT特性的Veb相疊加產生較低溫度系數的基準電壓， Vref ；非線性PTAT電流是通過PMOS管MPC產生，當MPC的柵源電壓小于其閾值電壓時， MPC導通，并產生一非線性PTAT電流，由于該非線性電流的能夠進一步將一階基準電流的 殘余非線性負溫度系數進一步抵消，該非線性電流直接注入到電流疊加電路104中的疊加 點X，通過電流鏡鏡像傳輸而得到超低溫度系數的基準電流。如圖3所示，Q3的基極與集 電極相連并接至電路最低電位GND，Q3的發射極與MPC的柵極和R3的一端相連，R3的另一 端與MP13的漏極和MPC的漏極相連，MP13的柵極與MPll的柵極相連，MP13的源極與MP12 的漏極相連，MP12的柵極與MP8的柵極相連，MP12的源極接至電源電壓。如圖3所示，疊加電路104由4個PMOS管和1個NMOS管構成。具體地說，疊加電 路104由PMOS管MP14 MP17以及匪OS管MN6構成。其中MP14與MP15為Cascode電流 鏡結構，該Cascode電流鏡傳輸的是PTAT電流發生電路101中的線性PTAT電流；MP16與 MP17構成的Cascode結構傳輸的是IPTAT電流發生電路中所產生的非線性IPTAT電流。這 兩種溫度系數相反的電流與注入節點X的由非線性PTAT電流發生電路103產生的非線性 PTAT電流共同在節點X處疊加，產生一近似零溫度系數的基準電流，該電流通過NMOS電流 鏡鏡像或按比例傳輸。其中，MP14與MP16的源極均接至電源電壓，MP14的柵極接至MP12 的柵極，MP14的漏極接至MP15的源極，MP15的柵極接至MP13的柵極，MP15的漏極接至MN6 的漏極，MN6的源極接至電路最低電位GND，MN6的柵極與漏極相連并接至MP17的漏極，疊 加后的電流通過MN6的柵極輸出，MP17的柵極與MP15的柵極相連，MP17的源極接至MP16 的漏極，MP16的柵極接至所述麗5的漏極。假設Ql和Q2的發射結面積之比為1 N，PTAT電流發生電路101生成的線性PTAT 電流為
其中Vt = KT/q為熱電壓，K為波爾茲曼常數，T為絕對溫度，q為電子電荷量；m為 電阻比R3A1。同時IPTAT電流為式中Vetl為OK下硅材料的帶隙電壓，典型值為1. 205V,常溫Ttl = 300Κ, γ、α分 別為與三極管基區空穴遷移率和集電極電流指數溫度系數相關的系數。可見IPTAT電流具有非線性負溫度系數(Y - α ) V1InN0需要對其進行非線性溫度 系數補償。由于PMOS管MPC的柵源電壓等于一階基準電壓的PTAT電壓，因此
1NL PTAT =1 βMPcXmyT ln^ +^thp)2^ 3 )
_ 2式中β ^和Vthp分別為PMOS管MPC的增益因子和閾值電壓，其中β = μ Coxff/L, Vthp < O。將⑵式對溫度求導(忽略增益因子的溫度系數)可知
r , T廣己INL PTAT1H1 =-^---
L""1·"1·"」1NL _ FTATpfrT
U11 NL _ΡΤΑΤ(4)
2.mVT\nN _ τ,、=~ · (-+ TCv Vthp )
mVT InN +Vmp Tmp上式中由于mVTInN+VTHP > 0，且mVJnN/T > 0，由于PMOS管閾值電壓為負溫度系 數故TCvthp < 0，所以TCvthp · Vthp > O。因此PTAT電流溫度系數TCiic ptat > 0，，即具有正 溫度系數特性。由以上分析可知，IPTAT電流中的非線性溫度系數可以通過上述非線性正溫度系 數電流進行補償，只要在中高溫區控制PMOS管開始導通，注入非線性PTAT電流，使I PTAT 電流的高階負溫度系數得到較大的衰減，從而獲的溫度系數較小的電流基準源。根據本實 施方式得到的電流基準源的溫度特性如圖4所示。仿真結果表明，通過非線性溫度補償后，電流基準源的溫度系數降低至10ppm/°C， 并且呈現較好的工藝穩定性。而且，由于實現電流基準源的電路結構中避免了運算放大器的使用，不單降低了 電路設計的復雜性，易于控制和集成，同時有利于基準電流的精度的提升。值得一提的是，電路結構圖中除了 PMOS管MPC的襯底可以與電源電壓相連接亦可 以與其自身源極相連，所有NMOS管的襯底都連接至電路中最低電位GND ；同時，在注入節點 X處接入一電阻，還可以實現超低溫度系數的基準電壓。需要說明的是，本實施方式只是一種具體的實現方案，在實際應用中，PTAT電流發 生電路101、IPTAT電流發生電路102、非線性PTAT電流發生電路103和疊加電路104還可 以是其他的實現結構。比如說，各電路中所包含的三極管Ql至Q5都可以用工作組亞閾區 的MOS管代替，以全MOS管實現。
10
本發明第三實施方式涉及一種電流基準源生成方法。圖5是該電流基準源生成方 法的流程圖。在步驟510中，生成線性的正溫度系數電流。具體地說，可利用兩個三極管的基 極-發射極電壓差或共工作在亞閾區MOS管的柵源電壓差，生成線性的正溫度系數電流。在步驟520中，生成非線性的負溫度系數電流。具體地說，可利用三極管的基 極-發射極電壓或工作在亞閾區MOS管柵源電壓，生成非線性的負溫度系數電流。在步驟530中，生成非線性的正溫度系數電流。具體地說，可利用一個PMOS管生 成非線性的正溫度系數電流。步驟510、520和530相互獨立執行，彼此之間并無明確的先后關系。在生成線性的正溫度系數電流、非線性的負溫度系數電流和非線性的正溫度系數 電流后，進入步驟M0。在步驟MO中，將生成的線性的正溫度系數電流、非線性的負溫度系數電流、非線 性的正溫度系數電流進行疊加，并將疊加后的電流作為電流基準源。不難發現，本實施方式是與第一實施方式相對應的方法實施方式，本實施方式可 與第一實施方式互相配合實施。第一實施方式中提到的相關技術細節在本實施方式中依然 有效，為了減少重復，這里不再贅述。相應地，本實施方式中提到的相關技術細節也可應用 在第一實施方式中。本實施方式均可以以軟件、硬件、固件等方式實現。不管本發明是以軟件、硬件、 還是固件方式實現，指令代碼都可以存儲在任何類型的計算機可訪問的存儲器中(例如 永久的或者可修改的，易失性的或者非易失性的，固態的或者非固態的，固定的或者可更換 的介質等等)。同樣，存儲器可以例如是可編程陣列邏輯(Programmable Array Logic, 簡稱“PAL”)、隨機存取存儲器(Random Access Memory,簡稱“RAM” )、可編程只讀存儲器 (Programmable Read Only Memory，簡稱 “PROM”)、只讀存儲器(Read-Only Memory，簡稱 “ROM”)、電可擦除可編程只讀存儲器(Electrically Erasable Programmable ROM，簡稱 “EEPR0M”)、磁盤、光盤、數字通用光盤(Digital Versatile Disc，簡稱“DVD”)等等。在本發明的實施方式中，由于利用了線性正溫度系數電流對非線性負溫度系數電 流中的線性分量進行有效抵消，利用了非線性正溫度系數電流對殘余負溫度系數進行補 償。因此，得到的電流對溫度變化的敏感性進一步降低，可以實現近似零溫度系數的電流基 準源。而且，控制結構簡單，補償支路穩定性較好，且對基準電流初始精度影響較小。仿真 結果表明，通過非線性溫度補償后，電流基準源的溫度系數降低至10ppm/°C，并且呈現較好 的工藝穩定性。另外，實現電流基準源的電路結構中避免了運算放大器的使用，不單降低了電路 設計的復雜性，同時有利于基準電流的精度的提升。而且，用于非線性補償的非線性PTAT 電流發生電路的結構簡單，易于控制和集成。另外，PTAT電流發生電路中的反饋偏置環路可提供穩定的直流工作點，因此可以 保證電路的穩定工作。雖然通過參照本發明的某些優選實施方式，已經對本發明進行了圖示和描述，但 本領域的普通技術人員應該明白，可以在形式上和細節上對其作各種改變，而不偏離本發 明的精神和范圍。
權利要求
1.一種電流基準源電路，其特征在于，包含PTAT電流發生電路，用于生成線性的正溫度系數電流；IPTAT電流發生電路，用于生成非線性的負溫度系數電流；非線性PTAT電流發生電路，用于生成非線性的正溫度系數電流；疊加電路，用于將所述PTAT電流發生電路、所述IPTAT電流發生電路和所述非線性 PTAT電流發生電路分別生成的電流進行疊加，將疊加后的輸出電流作為電流基準源。
2.根據權利要求1所述的電流基準源電路，其特征在于，所述PTAT電流發生電路包含 PTAT電流核心發生電路和反饋偏置環路；其中，所述PTAT電流核心發生電路用于生成所述線性的正溫度系數電流，所述反饋偏 置環路用于為所述PTAT電流核心發生電路提供偏置電壓和電流，與所述PTAT電流核心發 生電路構成反饋環路。
3.根據權利要求2所述的電流基準源電路，其特征在于，所述PTAT電流核心發生電路 由2個三級管Q1、Q2、1個電阻Rl、2個匪OS管MN3、MN4、4個PMOS管MP4、MP5、MP6、MP7構 成，Ql與Q2的發射結的面積之比為1 N;兩個NMOS管構成電流鏡結構；4個PMOS管構成 共源共柵Cascode電流鏡；其中，Ql的基極和集電極相連并接至電路最低電位GND，Q2的基極和集電極相連并接 至電路最低電位GND，Ql的發射極與麗3的源極相連，麗3的柵極連接至MN4的柵極，麗3 的漏極連接至MP5的漏極，Q2的發射極與Rl的一端相連，Rl的另一端與MN4的源極相連， MN4的漏極與MN4的柵極相連，MP5的源極連接至MP4的漏極，MP4與MP6的源極均連接至 電源電壓，MP6的漏極連接至MP7的源極；所述反饋偏置環路由2個三級管Q4、Q5、2個N MOS管麗1、麗2、3個PMOS管MP1、MP2、 MP3構成；其中，Q4的基極與集電極相連并接至電路最低電位GND，Q5的基極與集電極相連并接 至電路最低電位GNDJNl的柵極接至所述MN4的柵極，麗1的源極與Q5的發射極相連，MNl 的漏極接至MPl的柵極和漏極，MN2的柵極與所述MN3的漏極相連，麗2的源極與Q4發射極 相連，麗2的漏極與MP3的漏端相連，MPl的柵極和漏極相連，并且MPl的柵極連接至所述 MP5和所述MP7的柵極，MPl的源極與電源電壓相連，MP2漏極和柵極分別與MP3的源極和 漏極相連，并且MP2的柵極連接至所述MP4與所述MP6的柵極，MP2的源極接至電源電壓， MP3的柵極與MPl的柵極相連。
4.根據權利要求3所述的電流基準源電路，其特征在于，所述IPTAT電流發生電路包含 IPTAT電流發生支路和負反饋鏡像支路；其中，所述IPTAT電流發生支路用于利用三極管的基極-發射極電壓通過電阻，生成所 述非線性的負溫度系數電流；所述負反饋鏡像支路與所述IPTAT電流發生支路構成負反饋 環路。
5.根據權利要求4所述的電流基準源電路，其特征在于，所述IPTAT電流發生支路由2 個PMOS管MP8、MP9、1個匪OS管麗5和1個電阻R2構成；所述負反饋鏡像支路由2個PMOS 管 MP10，MPll 組成；在所述IPTAT電流發生支路中，2個PMOS管構成Cascode電流鏡結構，用于將所述PTAT 電流發生電路生成的線性的正溫度系數電流，傳輸到所述IPTAT電流發生支路中的NMOS管；其中，R2的一端接至電路最低電位GND，另一端接至麗5的源極和MPll的漏極，麗5的 柵極與所述MN4的柵極相連，麗5的漏極與MP9的漏極和MPlO的柵極相連，MP9的柵極與所 述MP7的柵極相連，MP9的源極與MP8的漏極相連，MP8的柵極與所述MP6的柵極相連，MP8 的源極和MPlO的源極均接至電源電壓，MPlO的漏極連接至MPll的源極，MPll的柵極連接 至MP9的柵極。
6.根據權利要求5所述的電流基準源電路，其特征在于，所述非線性PTAT電流發生電 路包含基準電壓發生支路和用于生成所述非線性的正溫度系數電流的PMOS管。
7.根據權利要求6所述的電流基準源電路，其特征在于，所述基準電壓發生支路中包 含1個連接為二極管B-C結短接呈二極管連接方式的三極管、構成Cascode電流鏡結構的 2個PMOS管；所述基準電壓發生支路中的2個PMOS管用于傳輸所述PTAT電流發生電路生 成的線性的正溫度系數電流。
8.根據權利要求7所述的電流基準源電路，其特征在于，所述基準電壓發生支路由1個 三極管Q3、l個電阻R3、2個PMOS管MP12，MP13構成；所述非線性的正溫度系數電流通過 PMOS管MPC生成；其中，Q3的基極與集電極相連并接至電路最低電位GND，Q3的發射極與MPC的柵極和 R3的一端相連，R3的另一端與MP13的漏極和MPC的漏極相連，MP13的柵極與所述MPll的 柵極相連，MP13的源極與MP12的漏極相連，MP12的柵極與所述MP8的柵極相連，MP12的源 極接至電源電壓。
9.根據權利要求1至8中任一項所述的電流基準源電路，其特征在于，所述疊加電路由 4 個 PMOS 管 MP14、MP15、MP16、MP17 和 1 個 NMOS 管 MN6 構成；MP14 與 MP15 構成 Cascode 電流鏡結構，用于傳輸所述PTAT電流發生電路生成的線性的正溫度系數電流；MP16與MP17 構成Cascode電流鏡結構，用于傳輸所述IPTAT電流發生電路生成的非線性的負溫度系數 電流；所述傳輸的正溫度系數電流、所述傳輸的負溫度系數電流與注入節點處的非線性PTAT 電流發生電路生成的非線性的正溫度系數電流，在所述注入節點處疊加，疊加后的電流通 過NMOS管M N6輸出；其中，MP14與MP16的源極均接至電源電壓，MP14的柵極接至所述MP12的柵極，MP14 的漏極接至MP15的源極，MP15的柵極接至MP13的柵極，MP15的漏極接至MN6的漏極，MN6 的源極接至電路最低電位GND，MN6的柵極與漏極相連并接至MP17的漏極，所述疊加后的電 流通過MN6的柵極輸出，MP17的柵極與MP15的柵極相連，MP17的源極接至MP16的漏極， MP16的柵極接至所述麗5的漏極。
10.一種電流基準源生成方法，其特征在于，包含以下步驟生成線性的正溫度系數電流、非線性的負溫度系數電流和非線性的正溫度系數電流；將生成的所述線性的正溫度系數電流、所述非線性的負溫度系數電流、所述非線性的 正溫度系數電流進行疊加，并將疊加后的電流作為電流基準源。
11.根據權利要求10所述的電流基準源生成方法，其特征在于，在所述生成線性的正 溫度系數電流的步驟中，包含以下子步驟利用兩個三極管的基極-發射極電壓差，生成所述線性的正溫度系數電流。
12.根據權利要求10所述的電流基準源生成方法，其特征在于，在所述生成非線性的 負溫度系數電流的步驟中，包含以下子步驟利用三極管的基極-發射極電壓通過電阻，生成所述非線性的負溫度系數電流。
13.根據權利要求10所述的電流基準源生成方法，其特征在于，在所述生成非線性的 正溫度系數電流的步驟中，包含以下子步驟利用一個PMOS管生成所述非線性的正溫度系數電流。
全文摘要
本發明涉及集成電路，公開了一種電流基準源電路及電流基準源生成方法。本發明中，通過三個電路分別產生線性正溫度系數電流，非線性負溫度系數電流，非線性正溫度系數電流，并將這三個電流進行疊加，將疊加后的輸出電流作為電流基準源。由于利用了線性正溫度系數電流對非線性負溫度系數電流中的線性分量進行有效抵消，同時利用了非線性正溫度系數電流對殘余非線性負溫度系數進行補償。因此，得到的電流對溫度變化的敏感性進一步降低，可以實現近似零溫度系數的電流基準源。
文檔編號G05F3/26GK102122191SQ20111000721
公開日2011年7月13日 申請日期2011年1月14日 優先權日2011年1月14日
發明者佘龍, 王永壽, 胡建國, 蕭經華, 郎君 申請人:鉅泉光電科技(上海)股份有限公司