一種與溫度無關的集成電路電流基準源的制作方法
【專利摘要】本實用新型提出了一種與溫度無關的集成電路電流基準源，所述集成電路電流基準源包含：第一電流產生電路、第二電流產生電路以及電流求和電路；第一電流產生電路，用于產生負溫度系數電流；第二電流產生電路，用于產生正溫度系數電流；第一電流產生電路的輸出端與電流求和電路的一個輸入端相連，第二電流產生電路的輸出端與電流求和電路的另一個輸入端相連，該電流求和電路用于將第一電流產生電路和第二電流產生電路各自輸出的電流按一設定比例疊加，其產生的輸出電流即為與溫度無關的集成電路電流基準輸出電流。
【專利說明】一種與溫度無關的集成電路電流基準源

【技術領域】
[0001] 本實用新型涉及模擬集成電路設計領域，更具體地涉及一種采用電流疊加技術實 現的與溫度無關的集成電路電流基準源。

【背景技術】
[0002] 電流基準源是模擬集成電路中一個常用的模塊，廣泛用于各種模擬集成電路和模 擬/混合信號集成電路中，包括數據轉換器、開關電容電路、單片圖像傳感器、微機電系統 (MEMS)接口電路等。
[0003] 傳統的與溫度無關的電流基準源都是在電壓源的基礎上通過一個電阻轉換為輸 出電流，圖1是一種傳統的與溫度無關電流基準源。該電路通過一個運算放大器和電阻把 帶隙基準電壓源產生的獨立于溫度的輸出電壓V KEF轉換為基準電流。雖然帶隙基準電壓 VKEF有獨立于工藝、電壓和溫度的優勢，但是輸出電流卻還要受到放大器失調和電阻溫度特 性的影響，所以這個結構產生的基準電流無法滿足低溫度系數的特性。在某些高端的對溫 度敏感的集成電路應用中，這些傳統電流基準源無法滿足其需求。 實用新型內容
[0004] 本實用新型的目的在于，為解決上述傳統電流基準源溫度系數難以降低的技術問 題，采用電流求和技術產生與溫度無關的電流基準。
[0005] 為實現上述目的，本實用新型提供了一種與溫度無關的集成電路電流基準源，所 述集成電路電流基準源包含：第一電流產生電路301、第二電流產生電路302以及電流求和 電路303 ;
[0006] 所述第一電流產生電路301，用于產生隨溫度升高而降低的電流，即用于產生負溫 度系數電流；
[0007] 所述第二電流產生電路302,用于產生隨溫度升高而升高的電流，即用于產生正溫 度系數電流；
[0008] 所述第一電流產生電路301的輸出端與所述電流求和電路303的一個輸入端相 連，所述第二電流產生電路302的輸出端與所述電流求和電路303的另一個輸入端相連，該 電流求和電路303用于將第一電流產生電路301和第二電流產生電路302各自輸出的電流 按一設定比例疊加，且所述電流求和電路303的輸出端即為與溫度無關的集成電路電流基 準源的輸出端。
[0009] 可選的，上述第一電流產生電路301包含：第一 P型電流鏡、第一 N型電流鏡、電阻 R1和第一 PNP型三極管；
[0010] 所述第一 P型電流鏡與所述第一 N型電流鏡互為負載，從而形成自偏置結構；
[0011] 所述電阻R1連接在所述第一 N型電流鏡的輸出管的源級和負電源之間；
[0012] 所述第一 PNP型三極管的發射極連接在所述第一 N型電流鏡的輸入管的源級，且 該第一 PNP型三極管的基極和集電極接所述負電源；
[0013] 其中，所述第一 PNP型三極管采用NPN型三極管或者二極管代替。
[0014] 可選的，上述第二電流產生電路302包含：第二P型電流鏡、第二N型電流鏡、電阻 R2、第二PNP型三極管和第三PNP型三極管；
[0015] 所述第二P型電流鏡和第二N型電流鏡互為負載，從而形成自偏置結構；
[0016] 所述電阻R2連接在所述第二N型電流鏡的輸出管的源級和第二PNP型三極管的 發射極之間，第二PNP型三極管的基極和集電極接負電源；第三PNP型三極管的發射級連接 在所述第二N型電流鏡的輸入管的源級，該第三PNP型三極管的集電極和基極連接到負電 源；
[0017] 其中，所述第二PNP型三極管和第三PNP型三極管全部或其中之一采用NPN型三 極管或者二極管代替。
[0018] 可選的，上述第一 P型電流鏡和第一 N型電流鏡采用共源共柵結構；
[0019] 所述第二P型電流鏡和第二N型電流鏡采用共源共柵結構。
[0020] 可選的，上述電流求和電路303包含：兩個P型M0S管，所述兩個P型M0S管的柵 極分別與所述第一 P型電流鏡和第二P型電流鏡相連，且所述兩個P型M0S管的漏極短接 形成電流求和電路的輸出端。
[0021] 可選，上述第一 P型電流鏡和第二P型電流鏡結構相同。
[0022] 可選的，上述第一 P型電流鏡包含：第一 PM0S型晶體管和第二PM0S型晶體管；所 述N型電流鏡包含：第一 NM0S型晶體管和第二NM0S型晶體管；
[0023] 第一PM0S晶體管的源級連接正電源vdd，該第一 PM0S晶體管的柵極與漏極相連于 A節點；第二PM0S晶體管的柵極與所述節點A相連，該第二PM0S晶體管的源級連接到所述 正電源vdd ;
[0024] 第一 NM0S晶體管的漏極連接所述第一 PM0S晶體管的漏極，該第一 NM0S晶體管的 柵極連接第二NM0S晶體管的柵極，第一 NM0S晶體管的源級連接所述電阻R1或所述電阻R2 的一端；
[0025] 第二NM0S晶體管的柵極與漏極相連于節點B，所述第二PM0S晶體管的漏極與所 述節點B相連，該第二NM0S晶體管的源級連接PNP型三極管Q2的發射極，該PNP型三極管 Q2的基極和集電極接負電源vss。
[0026] 與現有技術相比，本實用新型的技術優勢在于：
[0027] 本實用新型通過將負溫度系數電流和正溫度系數電流按一定比例疊加產生與溫 度無關的基準電流。本實用新型采用主流的CMOS集成電路工藝和雙極型集成電路工藝獲 得獨立于工藝、電壓和溫度的電流基準。

【專利附圖】

【附圖說明】
[0028] 圖1為現有技術的電流基準源電路原理圖；
[0029] 圖2為本實用新型的電流求和型與溫度無關的電流基準源結構示意圖；
[0030] 圖3為基于與溫度無關的電流基準源結構示意圖給出的具體實施例的電路圖；
[0031] 圖4-a為本實用新型實施例所采用的一種負溫度系數電流產生電路（S卩，第一電 流產生電路）的電路圖；
[0032] 圖4_b為本實用新型實施例所采用的一種正溫度系數電流產生電路（S卩，第二電 流產生電路）的電路圖。

【具體實施方式】
[0033] 下面通過附圖實施例，對本實用新型的技術方案作進一步的詳細描述。
[0034] 在以下實施例中將第一電流產生電路命名為負溫度系數電流產生電路，將第二電 流產生電路命名為正溫度系數電流產生電路。
[0035] 本實用新型提供的與溫度無關的電流基準源如圖2所示，包括：負溫度系數電流 產生電路I CTAT、正溫度系數電流產生電路Ipm以及電流求和電路Iram，且各電路的連接關 系如圖2。
[0036] 如圖3所示，本實施例中與溫度無關的電流基準源電路包括：負溫度系數電流產 生電路301、正溫度系數電流產生電路302以及電流求和電路303。
[0037] 如圖4-a所示負溫度系數電流產生電路301進一步包括：兩個PM0S管MP1和 MP2 (組成P型電流鏡401)，兩個NM0S管麗1和麗2 (組成N型電流鏡402)，一個電阻R1和 一個PNP型三極管Q1。各個器件的連接關系如下：PM0S管MP1的源級連接到正電源vdd， 柵極連接到其漏極并和PM0S管MP2的柵極相連，MP2的源級連接到vdd，MPl和MP2形成了 P型電流鏡，NM0S管MN1的漏極連接PM0S管MP1的漏極，MN1的柵極連接MN2的柵極，MN1 的源級連接電阻R1的一端，R1的另一端接負電源vss，NM0S管MN2的柵極連接其漏極并和 PM0S管MP2的漏極相連，麗2的源級連接PNP型三極管Q2的發射極，Q2的基極和集電極接 vss，麗1和麗2形成了 N型電流鏡，N型電流鏡和P型電流鏡連接成自偏置結構。MP1和 MP2構成的P型電流鏡電流比是1 :1，麗1和麗2構成的N型電流鏡電流比是1 :1。
[0038] 如圖4-b所示的正溫度系數電流產生電路302進一步包括：兩個PM0S管MP4和 MP5 (組成P型電流鏡401)，兩個NM0S管麗3和MN4 (組成N型電流鏡402)，一個電阻R2和 兩個PNP型三極管Q2、Q3。各個器件的連接關系如下：PM0S管MP4的源級連接到vdd，柵極 連接其漏極并和PM0S管MP5的柵極相連，MP5的源級連接到vdd，MP4和MP5形成了 P型電 流鏡，NM0S管MN3的漏極連接MP4的漏極，MN3的柵極連接NM0S管MN4的柵極，MN3的源 級連接電阻R2的一端，R2的另一端連接PNP型三極管Q2的發射極，Q2的基極和集電極接 vss，NM0S管MN4的柵極連接其漏極并和MP5的漏極相連，MN4的源級連接PNP型三極管Q3 的發射極，Q3的基極和集電極接vss，MN3和MN4形成了 N型電流鏡，N型電流鏡和P型電 流鏡連接成自偏置結構。MP4和MP5構成的P型電流鏡電流比是1 :1，麗3和MN4構成的N 型電流鏡電流比是1 :1。Q2的發射結面積設計為Q3發射結面積的η倍，η的取值范圍為： 大于1的正整數。上述技術方案中的，Ρ型電流鏡401還可以采用Ρ型共源共柵結構電流 鏡或采用ΡΝΡ型三極管構成的電流鏡；Ν型電流鏡402還可以采用Ν型共源共柵結構電流 鏡或采用ΝΡΝ型三極管構成的電流鏡。
[0039] 上述負溫度系數電流產生電路301和正溫度系數電流產生電路302的具體結構還 可以采用利用運算放大器虛短路特性的負溫度系數電流產生電路和利用運算放大器虛短 路特性的正溫度系數電流產生電路。
[0040] 電流求和電路303進一步包括：兩個PM0S管MP3、ΜΡ6和兩個NM0S管ΜΝ5、ΜΝ6。 各個器件的連接關系如下：PM0S管MP3的柵極連接負溫度系數電流產生電路中PM0S管ΜΡ1 的柵極，MP3的源級接vdd，PM0S管ΜΡ6的柵極連接正溫度系數電流產生電路中PM0S管MP4 的柵極，MP6的源級接vdd，MP3和MP6的漏極相連，NMOS管麗5的漏極連接到MP3和MP6的 漏極，MN5的漏極同時也和其柵極連接，MN5的源級接vss，NM0S管MN6的柵極連接MN5的 柵極，MN6的源級接vss，MN6的漏極是電流求和電路的輸出。正溫度系數電流和負溫度系 數電流通過MP3和MP6求和，麗5和MN6構成的N型電流鏡的作用是將求和電流反向。
[0041] 本實施例的與溫度無關的電流基準源原理如下：負溫度系數電流產生電路中的P 型電流鏡和N型電流鏡形成自偏置結構，由于兩個電流鏡電流比為1 :1，NM0S管麗1和麗2 的源級電壓基本相等，則電阻R1兩端的電壓降為PNP型三極管Q1的發射結電壓，負溫度系 數電流如式（1)所示：

【權利要求】
1. 一種與溫度無關的集成電路電流基準源，其特征在于，所述集成電路電流基準源包 含：第一電流產生電路（301)、第二電流產生電路（302)以及電流求和電路（303); 所述第一電流產生電路（301)，用于產生隨溫度升高而降低的電流，即用于產生負溫度 系數電流； 所述第二電流產生電路（302)，用于產生隨溫度升高而升高的電流，即用于產生正溫度 系數電流； 所述第一電流產生電路（301)的輸出端與所述電流求和電路（303)的一個輸入端相 連，所述第二電流產生電路（302)的輸出端與所述電流求和電路（303)的另一個輸入端相 連，該電流求和電路（303)用于將第一電流產生電路（301)和第二電流產生電路（302)各 自輸出的電流按一設定比例疊加，且所述電流求和電路（303)的輸出端即為與溫度無關的 集成電路電流基準源的輸出端。
2. 根據權利要求1所述的與溫度無關的集成電路電流基準源，其特征在于，所述第一 電流產生電路（301)包含：第一 P型電流鏡、第一 N型電流鏡、電阻R1和第一 PNP型三極 管； 所述第一 P型電流鏡與所述第一 N型電流鏡互為負載，從而形成自偏置結構； 所述電阻R1連接在所述第一 N型電流鏡的輸出管的源級和負電源之間； 所述第一 PNP型三極管的發射極連接在所述第一 N型電流鏡的輸入管的源級，且該第 一 PNP型三極管的基極和集電極接所述負電源； 其中，所述第一 PNP型三極管采用NPN型三極管或者二極管代替。
3. 根據權利要求1所述的與溫度無關的集成電路電流基準源，其特征在于，所述第二 電流產生電路（302)包含：第二P型電流鏡、第二N型電流鏡、電阻R2、第二PNP型三極管 和第三PNP型三極管； 所述第二P型電流鏡和第二N型電流鏡互為負載，從而形成自偏置結構； 所述電阻R2連接在所述第二N型電流鏡的輸出管的源級和第二PNP型三極管的發射 極之間，第二PNP型三極管的基極和集電極接負電源；第三PNP型三極管的發射級連接在所 述第二N型電流鏡的輸入管的源級，該第三PNP型三極管的集電極和基極連接到負電源； 其中，所述第二PNP型三極管和第三PNP型三極管全部或其中之一采用NPN型三極管 或者二極管代替。
4. 根據權利要求2或3所述的與溫度無關的集成電路電流基準源，其特征在于，所述第 一 P型電流鏡和第一 N型電流鏡采用共源共柵結構； 所述第二P型電流鏡和第二N型電流鏡采用共源共柵結構。
5. 根據權利要求2或3所述的與溫度無關的集成電路電流基準源，其特征在于，所述 電流求和電路（303)包含：兩個P型MOS管，所述兩個P型MOS管的柵極分別與所述第一 P 型電流鏡和第二P型電流鏡相連，且所述兩個P型MOS管的漏極短接形成電流求和電路的 輸出端。
6. 根據權利要求2或3所述的與溫度無關的集成電路電流基準源，其特征在于，所述第 一 P型電流鏡和第二P型電流鏡結構相同； 所述第一 N型電流鏡與所述第二N型電流鏡結構相同。
7. 根據權利要求2或3所述的與溫度無關的集成電路電流基準源，其特征在于，所述第 一 P型電流鏡包含：第一 PMOS型晶體管和第二PMOS型晶體管；所述第一 N型電流鏡包含： 第一 NM0S型晶體管和第二匪0S型晶體管； 第一 PMOS晶體管的源級連接正電源vdd，該第一 PMOS晶體管的柵極與漏極相連于A節 占. 第二PMOS晶體管的柵極與所述節點A相連，該第二PMOS晶體管的源級連接到所述正 電源vdd ; 第一 NM0S晶體管的漏極連接所述第一 PMOS晶體管的漏極，該第一 NM0S晶體管的柵極 連接第二NM0S晶體管的柵極，第一 NM0S晶體管的源級連接所述電阻R1或所述電阻R2的 一端； 第二NM0S晶體管的柵極與漏極相連于節點B，所述第二PMOS晶體管的漏極與所述節點 B相連，該第二NM0S晶體管的源級連接PNP型三極管Q2的發射極，該PNP型三極管Q2的基 極和集電極接負電源vss。
【文檔編號】G05F3/26GK203870501SQ201420220485
【公開日】2014年10月8日 申請日期:2014年4月30日 優先權日:2014年4月30日
【發明者】齊敏, 孫泉, 喬東海, 湯亮 申請人:中國科學院聲學研究所