一種高精度帶隙基準源的制作方法
【技術領域】
[0001]本發明涉及模擬集成電路領域，具體涉及一種高精度帶隙基準源。
【背景技術】
[0002]基準源電路是模擬電路中非常重要的一類電路，其作用是為其它模擬電路提供偏置電壓或電流，基準源電路的精度和穩定性很大程度上影響了其它電路的性能，而帶隙基準源是一種重要的基準電路，由于其可以提供與溫度無關的參考電壓而被廣泛使用。先前的帶隙基準源電路只是實現了一階溫度補償，若要實現二階曲率補償則需要增加額外的電路來實現，增加了電路的復雜性和面積；另外，先前的帶隙基準電壓源多只能提供高精度的參考電壓，若其同時輸出參考電流，則參考電流的精度較差。

【發明內容】

[0003]本發明的目的就是提供一種高精度帶隙基準源，其能夠有效解決上述問題，其可在不增加電路復雜度的情況下實現對輸出參考電壓特性進行二階曲率補償，在輸出高精度的參考電壓同時可以輸出高精度的參考電流。
[0004]為實現上述目的，本發明采用以下技術方案進行實施:
[0005]一種高精度帶隙基準源，其特征在于:包括主體電路模塊、輸出電流模塊以及啟動電路模塊；主體電路模塊包括晶體管M1、M2、M3、M4、M9和運算放大器OPAmp，電源電壓分五路分別與晶體管祖^2』3^4^9的源極連接；晶體管M1、M2、M3、M4的柵極短接在一起連接到運算放大器OPAmp的輸出端并將連接點作為偏置電壓輸出端VB1，晶體管Ml漏極與晶體管M5的源極連接；晶體管M2的漏極與晶體管M6的源極連接在一起；晶體管M3的漏極連接到晶體管M7的源極；晶體管M4的漏極連接到晶體管M8的源極；晶體管M5的柵極分別連接晶體管M6、M7、M8、M9的柵極以及晶體管M9、M11的漏極并將連接交點做為偏置電壓輸出端VB2，晶體管M5漏極分別連接電阻Rl的PLUS端、NPN型雙極晶體管Ql的基極、集電極以及運算放大器OPAmp的負輸入端；晶體管M6的漏極分別連接電阻R2、R3的PLUS端以及運算放大器OPAmp的正輸入端；晶體管M7的漏極與電阻R4的PLUS端相連接并將連接點作為帶隙基準源的基準電壓輸出端Vref ;晶體管M8的漏極分別與晶體管M10、Mll的柵極以及晶體管MlO的漏極相連接；電阻Rl的MINUS端接地；電阻R2的MINUS端連接NPN型雙極晶體管Q2的基極和集電極；電阻R3的MINUS端接地；電阻R4的MINUS端連接到電阻R5的PLUS端；電阻R5的MINUS端接地，NPN型雙極晶體管Ql、Q2的射極均接地；
[0006]輸出電流模塊包括晶體管M12、M13，晶體管M12的源極與電源電壓相連接，晶體管M12的柵極連接到偏置電壓輸出端VB1，晶體管M12的漏極與晶體管M13的源極連接；晶體管M13的柵極連接偏置電壓輸出端VB2，晶體管M13的源極作為基準電流輸出端Iref。
[0007]上述技術方案中，主體電路模塊采用輸出參考電壓可調的帶隙基準源結構，可以輸出靈活的參考電壓，另外采用折疊共源共柵結構的運算放大器提高反饋精度，利用不同電阻的溫度特性不同，采用電阻拆分的方式來實現基準電壓源溫度特性的二階補償，降低電路復雜度和節省面積。另外輸出電流模塊采用共源共柵電流鏡提高輸出參考電流的精度，實現同時輸出高精度的參考電壓和參考電流。
【附圖說明】
[0008]圖1為本發明電路原理圖；
[0009]圖2為運算放大器的電路原理圖。
【具體實施方式】
[0010]為了使本發明的目的及優點更加清楚明白，以下結合實施例對本發明進行具體說明。應當理解，以下文字僅僅用以描述本發明的一種或幾種具體的實施方式，并不對本發明具體請求的保護范圍進行嚴格限定。
[0011]本發明采取的技術方案如圖1所示，一種高精度帶隙基準源電路，包括主體電路模塊20、啟動電路模塊10和輸出電流模塊30。Vref為帶隙基準源的基準電壓輸出端，Iref為帶隙基準源的基準電流輸出端，VBl和VB2為偏置電壓輸出端。主體電路模塊20由晶體管 MU M2, M3、M4、M5、M6、M7、M8、M9、M10、Ml I，電阻 RU R2、R3、R4、R5，NPN 型雙極晶體管Q1、Q2以及運算放大器OPAmp構成。電源電壓分五路分別與晶體管Ml、M2、M3、M4和M9的源極連接；晶體管M1、M2、M3、M4的柵極短接在一起連接到運算放大器OPAmp的輸出端并將連接點作為偏置電壓輸出端VB1，晶體管Ml漏極與晶體管M5的源極連接；晶體管M2的漏極與晶體管M6的源極連接在一起；晶體管M3的漏極連接到晶體管M7的源極；晶體管M4的漏極連接到晶體管M8的源極；晶體管M5的柵極分別連接晶體管M6、M7、M8、M9的柵極以及晶體管M9、Mll的漏極并將連接交點做為偏置電壓輸出端VB2，晶體管M5漏極分別連接電阻Rl的PLUS端、NPN型雙極晶體管Ql的基極、集電極以及運算放大器OPAmp的負輸入端；晶體管M6的漏極分別連接電阻R2、R3的PLUS端以及運算放大器OPAmp的正輸入端；晶體管M7的漏極與電阻R4的PLUS端相連接并將連接點作為帶隙基準源的基準電壓輸出端Vref ；晶體管M8的漏極分別與晶體管M10、M11的柵極以及晶體管MlO的漏極相連接；電阻Rl的MINUS端接地；電阻R2的MINUS端連接NPN型雙極晶體管Q2的基極和集電極；電阻R3的MINUS端接地；電阻R4的MINUS端連接到電阻R5的PLUS端；電阻R5的MINUS端接地，NPN型雙極晶體管Ql、Q2的射極均接地；
[0012]輸出電流模塊30包括晶體管M12、M13，晶體管M12的源極與電源電壓相連接，晶體管M12的柵極連接到偏置電壓輸出端VB1，晶體管M12的漏極與晶體管M13的源極連接；晶體管M13的柵極連接偏置電壓輸出端VB2，晶體管M13的源極作為基準電流輸出端Iref。
[0013]詳細的操作為:
[0014]啟動電路模塊10包括晶體管M14、M15、M16和反相器INV，晶體管M14的源極與電源電壓連接，晶體管M14的柵極連接偏置電壓輸出端VB1，晶體管M14的漏極分別連接晶體管M16的漏極和反相器INV的輸入端；晶體管M15的漏極連接偏置電壓輸出端VB2，晶體管M15柵極連接反相器INV的輸出端；晶體管M15的源極連接電阻R3的PLUS端，晶體管M16的柵極連接晶體管M14的柵極，晶體管M16的源極接地。
[0015]圖2為運算放大器OPAmp的電路原理圖，包括偏置產生電路和運算放大器主體電路，運算放大器主體電路由晶體管M17、M18、M19、M20、M21、M22、M23、M24、M25、M26和M27構成，In+和In-分別為運算放大器的正負輸入端，Out為運算放大器的輸出端。電源電壓分三路分別與M17、M18、M19的源極連接，晶體管M17的柵極連接到偏置產生電路的輸出端口VB3，晶體管M17漏極連接到晶體管M22、M23的源極；晶體管M18的柵極分別連接晶體管M19的柵極、晶體管M20、M24的漏極，晶體管M18漏極與晶體管M20的源極連接；晶體管M19的漏極與晶體管M21的源極相接；晶體管M20的柵極和晶體管M21的柵極連接在一起并連接到偏置產生電路的輸出端口 VB4 ;晶體管M21的漏極和晶體管M25的漏極連接在一起并將連接點作為運算放大器的輸出端Out ;晶體管M22的柵極作為運算放大器的正輸入端In+，晶體管M22漏極分別與晶體管M24的源極和晶體管M26的漏極連接；晶體管M23的柵極作為運算放大器的負輸入端In-，晶體管M23的漏極分別與晶體管M25的源極和晶體管M27的漏極連接；晶體管M24的柵極和晶體管M25的柵極相連并連接到偏置產生電路的輸出端口VB5 ;晶體管M26的柵極和晶體管M27的柵極連接在一起并連接到偏置產生電路的輸出端口VB6 ;晶體管M26、M27的源極連接到地GND。
[0016]本發明提供的帶隙基準源，其主體電路模塊20采用輸出參考電壓可調的帶隙基準源結構，可以輸出靈活的參考電壓，另外采用折疊共源共柵結構的運算放大器提高反饋精度，利用不同電阻的溫度特性不同，采用電阻拆分的方式來實現基準電壓源溫度特性的二階補償，降低電路復雜度和節省面積。另外輸出電流模塊30采用共源共柵電流鏡提高輸出參考電流的精度，實現同時輸出高精度的參考電壓和參考電流。
[0017]以上所述僅是本發明的優選實施方式，應當指出，對于本技術領域的普通技術人員來說，在獲知本發明中記載內容后，在不脫離本發明原理的前提下，還可以對其作出若干同等變換和替代，這些同等變換和替代也應視為屬于本發明的保護范圍。
【主權項】
1.一種高精度帶隙基準源，其特征在于:包括主體電路模塊、輸出電流模塊以及啟動電路模塊；主體電路模塊包括晶體管M1、M2、M3、M4、M9和運算放大器OPAmp，電源電壓分五路分別與晶體管祖^2』3^4^9的源極連接；晶體管M1、M2、M3、M4的柵極短接在一起連接到運算放大器OPAmp的輸出端并將連接點作為偏置電壓輸出端VB1，晶體管Ml漏極與晶體管M5的源極連接；晶體管M2的漏極與晶體管M6的源極連接在一起；晶體管M3的漏極連接到晶體管M7的源極；晶體管M4的漏極連接到晶體管M8的源極；晶體管M5的柵極分別連接晶體管M6、M7、M8、M9的柵極以及晶體管M9、M11的漏極并將連接交點做為偏置電壓輸出端VB2，晶體管M5漏極分別連接電阻Rl的PLUS端、NPN型雙極晶體管Ql的基極、集電極以及運算放大器OPAmp的負輸入端；晶體管M6的漏極分別連接電阻R2、R3的PLUS端以及運算放大器OPAmp的正輸入端；晶體管M7的漏極與電阻R4的PLUS端相連接并將連接點作為帶隙基準源的基準電壓輸出端Vref ;晶體管M8的漏極分別與晶體管M10、Mll的柵極以及晶體管MlO的漏極相連接；電阻Rl的MINUS端接地；電阻R2的MINUS端連接NPN型雙極晶體管Q2的基極和集電極；電阻R3的MINUS端接地；電阻R4的MINUS端連接到電阻R5的PLUS端；電阻R5的MINUS端接地，NPN型雙極晶體管Ql、Q2的射極均接地； 輸出電流模塊包括晶體管M12、M13，晶體管Ml2的源極與電源電壓相連接，晶體管Ml2的柵極連接到偏置電壓輸出端VB1，晶體管M12的漏極與晶體管M13的源極連接；晶體管M13的柵極連接偏置電壓輸出端VB2，晶體管M13的源極作為基準電流輸出端Iref。
2.根據權利要求1所述的高精度帶隙基準源，其特征在于:啟動電路模塊包括晶體管M14、M15、M16和反相器INV，晶體管M14的源極與電源電壓連接，晶體管M14的柵極連接偏置電壓輸出端VB1，晶體管M14的漏極分別連接晶體管M16的漏極和反相器INV的輸入端；晶體管M15的漏極連接偏置電壓輸出端VB2，晶體管M15柵極連接反相器INV的輸出端；晶體管M15的源極連接電阻R3的PLUS端，晶體管M16的柵極連接晶體管M14的柵極，晶體管M16的源極接地。
【專利摘要】本發明涉及一種高精度帶隙基準源，包括主體電路模塊、輸出電流模塊以及啟動電路模塊。主體電路模塊采用輸出參考電壓可調的帶隙基準源結構，可以輸出靈活的參考電壓，另外采用折疊共源共柵結構的運算放大器提高反饋精度，利用不同電阻的溫度特性不同，采用電阻拆分的方式來實現基準電壓源溫度特性的二階補償，降低電路復雜度和節省面積。另外輸出電流模塊采用共源共柵電流鏡提高輸出參考電流的精度，實現同時輸出高精度的參考電壓和參考電流。
【IPC分類】G05F1-567
【公開號】CN104793690
【申請號】CN201510206445
【發明人】李迪, 朱樟明, 楊銀堂
【申請人】西安電子科技大學
【公開日】2015年7月22日
【申請日】2015年4月27日