延遲鎖定環系統以及動態改變其延遲電路的電源的方法
【專利摘要】本發明公開了一種設置在存儲裝置中且具有寬頻應用特性的延遲鎖定環系統以及動態改變設置在存儲裝置中且具有寬頻應用特性的延遲鎖定環系統中的延遲電路的電源的方法。所述延遲鎖定環系統包含有：時鐘接收器，其為所述延遲鎖定環系統產生時鐘；延遲電路，用來接收所述時鐘，并依據所接收的電源來延遲所述時鐘；電源調節器，用來依據偏壓來產生所述電源到所述延遲電路；控制邏輯，用來產生分別對應所述時鐘的多個頻率范圍的多個邏輯信號；以及偏壓產生器，用來提供所述偏壓至所述電源調節器，其中所述偏壓的值是根據所述控制邏輯所輸出的邏輯信號而定。所述延遲鎖定環系統在一般的操作頻率范圍之外的操作頻率時，會具有較高的準確率。
【專利說明】延遲鎖定環系統以及動態改變其延遲電路的電源的方法

【技術領域】
[0001]本發明涉及延遲鎖定環，特別涉及一種設置在存儲裝置中且具有寬頻應用特性的延遲鎖定環系統。

【背景技術】
[0002]許多存儲裝置均內建延遲鎖定環(Delay Locked Loop, DLL)，其包含一內部延遲環/延遲電路(delay line)以鎖定至一外部時鐘速率。所述延遲鎖定環是用來消除時鐘插入延遲(clock insert1n delay)。使用延遲鎖定環的存儲器類型的一個典型的例子是雙倍數據速率(Double Data Rate，DDR)內存，這種新一代存儲裝置，同時使用一時鐘信號的上升沿和下降沿來傳輸數據。
[0003]請參閱圖1，圖1是設置于存儲器中的傳統延遲鎖定環系統100的示意圖。如圖所示，延遲鎖定環系統100包含有一延遲鎖定環延遲電路(DLL delay line) 150，其具有由率禹接到一電源調節器(power regulator) 130的一偏壓產生器(bias generator) 120所供應的一固定電源。延遲鎖定環延遲電路150還被耦接到一接收緩沖器(RCV buffer) 110，其為延遲鎖定環系統100的時鐘接收器(clock receiver)，并且接收一差分時鐘信號VCLK與\VCLK。延遲量將基于延遲鎖定環系統100的操作頻率，在較高的操作頻率下，僅使用延遲電路150中的少數延遲元件，所以外部時鐘和內部時鐘之間有較少的延遲，而在較低的操作頻率下，整個延遲電路150將被使用，因此內建延遲鎖定環的存儲器的操作頻率范圍將受到延遲鎖定環中的延遲元件數目的限制。
[0004]大多數存儲系統的操作范圍是根據美國電子器件工程聯合委員會(JointElectron Devices Engineering Council, JEDEC)標準，此為所述領域所使用的一個標準，提供了標準化的存儲器操作參數。例如，DDR3存儲裝置所具有的建議的時鐘頻率范圍是800MHz?1600MHz。然而，存儲器有可能操作在此時鐘頻率范圍之外(例如，節電模式)，這將需要增加延遲電路150之中的延遲元件數目。這個解決方案會增加延遲鎖定環延遲電路150的尺寸，因此通常沒有制造商會愿意這樣作。第二個選擇是當工作在較低的頻率時，完全繞過延遲鎖定環系統100，在傳統的存儲器中，要將延遲鎖定環系統100停用，而這樣做會導致延遲鎖定環系統100再度被啟動時的數據輸出時序和之前不相同，并且所述存儲器會暴露在準確率受到影響的風險中。
[0005]有鑒于此，存儲器中需要一個可以操作在標準操作頻率范圍之外，并且不會增加內部延遲元件的數目或者不需要在低(或高)頻操作時停用的延遲鎖定環系統。


【發明內容】

[0006]因此，本發明的其中一個目的在于公開一延遲鎖定環系統給一存儲器，所述延遲鎖定環系統具有可依據所述存儲器操作頻率來實時改變的一調節電源(modulated powersupply)。此延伸的頻率范圍意味著所述延遲鎖定環系統可以準確地操作在其規定的范圍之外的頻率。
[0007]—種設置在一存儲裝置中且具有寬頻應用特性的延遲鎖定環系統包含有:一時鐘接收器，其為所述延遲鎖定環系統產生一時鐘；一延遲電路，耦接到所述時鐘接收器，用來接收所述時鐘，并且依據所接收的一電源來延遲所述時鐘；一電源調節器，用來依據一偏壓來產生所述電源到所述延遲電路；一控制邏輯，耦接到所述時鐘接收器，用來產生多個分別對應所述時鐘的多個頻率范圍的多個邏輯信號；以及一偏壓產生器，耦接到所述控制邏輯和所述電源調節器之間，用來提供所述偏壓至所述電源調節器，其中所述偏壓的值是根據所述控制邏輯所輸出的一邏輯信號而定。
[0008]一種動態改變設置在一存儲裝置中且具有寬頻應用特性的延遲鎖定環系統中的一延遲電路的電源的方法，包含有:為所述延遲鎖定環系統產生一時鐘；決定所述時鐘的一操作頻率，并且將所決定的所述操作頻率和多個頻率范圍進行比較；產生對應一特定頻率范圍的一特定邏輯信號；以及利用所述特定邏輯信號來設定所述延遲鎖定環系統的所述延遲電路的所述電源。
[0009]本發明公開了一種方法和系統能夠延伸一存儲器中的一延遲鎖定環系統的一操作頻率，使其得以在一般的操作頻率范圍之外的操作頻率具有較高的準確率，也就是說，當所述存儲器的頻率操作在正常操作范圍之外的時候，會通過一系統來調整一延遲電路的電源。

【專利附圖】

【附圖說明】
[0010]圖1是設置于存儲器中的傳統延遲鎖定環系統的示意圖。
[0011]圖2是依據本發明而設置在存儲裝置中的延遲鎖定環系統的一示范性實施例的示意圖。
[0012]圖3是依據本發明而動態改變延遲鎖定環系統的延遲鎖定環延遲電路的電源的方法的一示范性實施例的示意圖。
[0013]其中，附圖標記說明如下:
[0014]100、200延遲鎖定環系統
[0015]110、210接收緩沖器
[0016]120,223偏壓產生器
[0017]130,233電源調節器
[0018]150,250延遲鎖定環延遲電路
[0019]260控制邏輯
[0020]270頻率偵測單元
[0021]300 ~318 步驟

【具體實施方式】
[0022]在說明書及之前的權利要求書當中使用了某些詞匯來指稱特定的元件。本領域的技術人員應可理解，制造商可能會用不同的名詞來稱呼同樣的元件。本說明書及之前的權利要求書并不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的基準。在通篇說明書及之前的權利要求書當中所提及的「包含」為一開放式的用語，故應解釋成「包含但不限定于」。此外，「耦接」一詞在此包含任何直接和間接的電連接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表所述第一裝置可直接電連接于所述第二裝置，或通過其它裝置或連接手段間接地電連接到所述第二裝置。
[0023]本發明提供了設置在存儲裝置中且具有寬頻應用特性的延遲鎖定環系統，其中所述延遲鎖定環系統的一延遲電路的電源可以依據存儲器操作頻率來實時改變。
[0024]從上述公知技術中的說明可以了解，現有的延遲鎖定環延遲電路是操作在一個固定電源。當一存儲器操作的操作頻率在美國電子器件工程聯合委員會(JEDEC)標準所規范的頻率范圍以外時，稱接到所述延遲鎖定環延遲電路中有限數量的延遲元件的固定電源不足以將內部延遲環鎖定在外部時鐘的時鐘頻率，這意味著所述存儲器在此時鐘頻率(所述延遲鎖定環系統所支持的時鐘頻率范圍之外的頻率)下將無法使用所述延遲鎖定環系統。
[0025]因此，本發明提供了一個使用在存儲裝置中的一延遲鎖定環系統，其包含有一頻率偵測機制，并且使用偵測到的頻率來調整所述延遲鎖定環系統中的延遲電路的電源。
[0026]正如眾所周知的，一延遲鎖定環的一延遲電路是由許多延遲元件所組成，其中每個延遲元件都依序貢獻一延遲時間，而最后的延遲時鐘信號(delayed clock signal)是基于這些延遲元件的總延遲時間來產生。當延遲電路的電源增加時，總延遲時間會降低(反之亦然)，這意味著，相較于較低的頻率范圍，寬頻應用比較受限于較高的頻率范圍。在下文中，將參照降低操作頻率的情況來說明本發明，然而，相同的技術也可運用在操作頻率增加的情況。
[0027]請參考圖2，圖2是依據本發明而設置在存儲裝置中的一延遲鎖定環系統200的一示范性實施例的示意圖。如圖所示，延遲鎖定環系統200包含有一延遲鎖定環延遲電路250、一接收緩沖器210、一偏壓產生器223和一電源調節器233。接收緩沖器210 (或時鐘接收器)接收一差分時鐘信號VCLK和\VCLK。延遲鎖定環系統200也包含有耦接到一控制邏輯(control logic) 260 的一頻率偵測單兀(frequency detect1n unit) 270,且頻率偵測單元270提供一輸入到偏壓產生器223。
[0028]頻率偵測單元270還耦接到接收緩沖器210，用以偵測延遲鎖定環系統200的操作頻率，且頻率偵測單元270將偵測到的頻率提供給邏輯單元(控制邏輯)260。控制邏輯260則依據偵測到的頻率和一預定操作頻率范圍來產生多個輸出邏輯信號，其中所述預定操作頻率范圍對應于標準存儲裝置的美國電子器件工程聯合委員會標準。換句話說，取決于控制邏輯電路260所使用的存儲器系統(DDR2內存、DDR3內存、閃存(flash)等)，將有不同的操作頻率范圍的定義。
[0029]在此說明書中，將延遲鎖定環系統200的操作范圍設定為800MHz?1600MHz，這是DDR3內存的標準操作頻率范圍。頻率偵測單元270持續地將偵測到的頻率輸出到控制邏輯260。當控制邏輯260偵測到高于1600MHz的操作頻率時，會輸出一第一邏輯信號，當控制邏輯260偵測到低于800MHz的操作頻率時，會輸出一第二邏輯信號，而當控制邏輯260偵測到介于800MHz和1600MHz之間的操作頻率時，則會輸出一第三邏輯信號。然而，請注意，這僅是一個說明用的范例，且控制邏輯260可以根據系統的要求來輸出不同數目的邏輯信號。在另一個實施例中，所述系統可以在DDR2存儲裝置和DDR3存儲裝置之間切換，如此一來，所述系統能夠操作在JEDEC標準定義的上述兩種存儲裝置的操作頻率范圍中，也可以操作在其規定的頻率范圍之外，在這種情況下，至少需要定義四個閥值，包含兩內存個別的操作頻率上限和操作頻率下限，這意味著和上面的例子相比，控制邏輯260需要輸出更多的邏輯信號。在閱讀過本說明書和附圖后，本領域的技術人員應可輕易地將這樣的設計修改加以進行實作。
[0030]當控制邏輯260將第三邏輯信號輸出至偏壓產生器223時，表示延遲鎖定環系統200操作在所述存儲裝置規定的操作頻率范圍之內，因此，偏壓產生器223會控制電源調節器233以提供延遲鎖定環延遲電路250標準的電源；當控制邏輯260將第二邏輯信號輸出至偏壓產生器223時，表示延遲鎖定環系統200的操作頻率低于所述存儲裝置規定的操作頻率范圍，因此，偏壓產生器223會控制電源調節器233以降低提供給延遲鎖定環延遲電路250的電源；類似地，當控制邏輯260將第一邏輯信號輸出至偏壓產生器223時，表示延遲鎖定環系統200的操作頻率高于所述存儲裝置規定的操作頻率范圍，因此，偏壓產生器223會控制電源調節器233以提高提供給延遲鎖定環延遲電路250的電源。隨著頻率偵測單元270和控制邏輯260不斷地偵測操作頻率，并輸出相對應的邏輯信號，可以持續地調整延遲鎖定環延遲電路250的電源。
[0031]本發明并非一定要利用頻率偵測單元270來偵測操作頻率，在一些實施例中，頻率偵測可以通過一外部輸入來將目前的操作頻率的相關信息輸入至控制邏輯260，如圖2所示，此外，也可以采用延遲鎖定環系統200內可偵測操作頻率并耦合到控制邏輯電路260的其它裝置或是信號。
[0032]在另一實施例中，也可以使用延遲鎖定環延遲電路250的一反饋環(feedbackloop)來改善延遲鎖定環系統200的操作。如果在操作頻率與延遲鎖定環延遲電路250的電源之間有不匹配的情況發生，延遲鎖定環延遲電路250將無法鎖定，在這種狀況下，一個“失敗(fail)”信號會被反饋到偏壓產生器223或是接收緩沖器210以分別改變電壓或操作頻率。
[0033]為了能夠更清楚地說明本發明的方法，圖3提供一流程圖。請注意，所述流程圖是基于以上示范性實施例的說明細節，其中控制邏輯260可以輸出三個邏輯信號。然而，在閱讀過本說明書和附圖后，本領域的技術人員應可根據系統的要求輕易地對本方法加以修改。所述流程圖的詳細步驟如下:
[0034]步驟300:根據儲存器的類型來設定控制邏輯的閥值；
[0035]步驟302:提供時鐘信號；
[0036]步驟304:偵測所述時鐘信號的頻率；
[0037]步驟306:偵測到的頻率是否低于第一閥值？如果是，則進入步驟308，如果不是，則進入步驟312 ；
[0038]步驟308:使用偏壓產生器來控制電源調節器，以降低延遲鎖定環延遲電路的電源；
[0039]步驟310:延遲鎖定環延遲電路是否輸出“失敗”信號？如果是，返回步驟308，如果不是，則返回步驟304 ；
[0040]步驟312:偵測到的頻率是否高于第二閥值？如果是，則進入步驟314，如果不是，則進入步驟318 ；
[0041]步驟314:使用偏壓產生器來控制電源調節器，以增加延遲鎖定環延遲電路的電源；
[0042]步驟316:延遲鎖定環延遲電路是否輸出“失敗”信號？如果是，返回步驟314，如果不是，則返回步驟304 ；
[0043]步驟318:使用偏壓產生器來控制電源調節器，以依據美國電子器件工程聯合委員會標準來輸出電源至延遲鎖定環延遲電路；接著，返回步驟304。
[0044]綜上所述，本發明公開了一種方法和系統能夠延伸一儲存器中的一延遲鎖定環系統的一操作頻率，使其得以在一般的操作頻率范圍之外的操作頻率具有較高的準確率，也就是說，當所述儲存器的頻率操作在正常操作范圍之外的時候，會通過一系統來調整一延遲電路的電源。
[0045]以上所述僅為本發明的優選實施例而已，并不用于限制本發明，對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【權利要求】
1.一種設置在一存儲裝置中且具有寬頻應用特性的延遲鎖定環系統，其特征在于，包含有: 一時鐘接收器，其為所述延遲鎖定環系統產生一頻率； 一延遲電路，耦接到所述時鐘接收器，用來接收所述時鐘，并且依據所接收的一電源來延遲所述時鐘； 一電源調節器，用來依據一偏壓來產生所述電源到所述延遲電路； 一控制邏輯，耦接到所述時鐘接收器，用來產生分別對應該時鐘的多個頻率范圍的多個邏輯信號；以及 一偏壓產生器，耦接于所述控制邏輯和所述電源調節器之間，用來提供所述偏壓至所述電源調節 器，其中所述偏壓的值是根據所述控制邏輯所輸出的一邏輯信號而定。
2.如權利要求1所述的延遲鎖定環系統，其特征在于，還包含: 一頻率偵測單元，耦接于所述時鐘接收器和所述控制邏輯之間，用來偵測所述時鐘的一操作頻率，以及將一頻率偵測結果提供至所述控制邏輯。
3.如權利要求1所述的延遲鎖定環系統，其特征在于，所述控制邏輯依據來自一外部輸入的一偵測信號來決定所述時鐘的一操作頻率。
4.如權利要求1所述的延遲鎖定環系統，其特征在于，所述時鐘的所述多個頻率范圍是預定的，并根據所述存儲裝置的美國電子器件工程聯合委員會標準而定。
5.如權利要求4所述的延遲鎖定環系統，其特征在于，所述時鐘的所述多個頻率范圍是依據一第一頻率閥值和一第二頻率閥值來定義；以及根據美國電子器件工程聯合委員會標準，所述第一頻率閥值代表所述存儲裝置的一操作范圍的一最低頻率，而所述第二頻率閥值則代表所述存儲裝置的所述操作范圍的一最高頻率。
6.如權利要求5所述的延遲鎖定環系統，其特征在于，當所述時鐘的一操作頻率介于所述第一頻率閥值和所述第二頻率閥值之間時，所述控制邏輯將輸出一邏輯信號來控制所述偏壓產生器和所述電源調節器，以根據美國電子器件工程聯合委員會標準來產生一電源至所述延遲電路；當所述時鐘的所述操作頻率低于所述第一頻率閥值時，所述控制邏輯將輸出一邏輯信號來控制所述偏壓產生器和所述電源調節器，以降低所述電源；以及當所述時鐘的所述操作頻率高于所述第二頻率閥值時，所述控制邏輯將輸出一邏輯信號來控制所述偏壓產生器和所述電源調節器，以提高所述電源。
7.如權利要求1所述的延遲鎖定環系統，其特征在于，在產生所述電源到所述延遲電路之后，所述延遲電路將輸出一反饋信號至所述延遲鎖定環系統以指示所述延遲電路是否已被鎖定至所述時鐘，以及若所述反饋信號指示所述延遲電路尚未鎖定至所述時鐘，則所述延遲鎖定環系統將改變所述電源。
8.如權利要求1所述的延遲鎖定環系統，其特征在于，在產生所述電源到所述延遲電路之后，所述延遲電路將輸出一反饋信號至所述延遲鎖定環系統以指示所述延遲電路是否已被鎖定至所述時鐘，以及若所述反饋信號指示所述延遲電路尚未鎖定至所述時鐘，則所述延遲鎖定環系統將改變所述時鐘的一操作頻率。
9.一種動態改變設置在一存儲裝置中且具有寬頻應用特性的延遲鎖定環系統中的一延遲電路的電源的方法，其特征在于，包含有: 為所述延遲鎖定環系統產生一時鐘；決定所述時鐘的一操作頻率，并且將所決定的所述操作頻率和多個頻率范圍進行比較； 產生對應一特定頻率范圍的一特定邏輯信號；以及 利用所述特定邏輯信號來設定所述延遲鎖定環系統的所述延遲電路的所述電源。
10.如權利要求9所述的方法，其特征在于，所述多個頻率范圍是預定的，并根據所述存儲裝置的美國電子器件工程聯合委員會標準而定。
11.如權利要求10所述的方法，其特征在于，所述時鐘的所述多個頻率范圍是依據一第一頻率閥值和一第二頻率閥值來定義；以及根據美國電子器件工程聯合委員會標準，所述第一頻率閥值代表所述存儲裝置的一操作范圍的一最低頻率，而所述第二頻率閥值代表所述存儲裝置的所述操作范圍的一最高頻率。
12.如權利要求11所述的方法，其特征在于，當所述時鐘的所述操作頻率介于所述第一頻率閥值和所述第二頻率閥值之間時，利用所述特定邏輯信號來設定所述延遲電路的所述電源的步驟包含有: 根據美國電子器件工程聯合委員會標準來產生一電源至所述延遲電路； 當所述時鐘的所述操作頻率低于所述第一頻率閥值時，利用所述特定邏輯信號來設定所述延遲電路的所 述電源的步驟包含有: 降低所述電源；以及 當所述差分時鐘的所述操作頻率高于所述第二頻率閥值時，利用所述特定邏輯信號來設定所述延遲電路的所述電源的步驟包含有: 提高所述電源。
13.如權利要求9所述的方法，其特征在于，還包含: 輸出一反饋信號至所述延遲鎖定環系統以指示所述延遲電路是否已被鎖定至所述時鐘；以及 若所述反饋信號指示所述延遲電路尚未鎖定至所述時鐘，改變所述電源。
14.如權利要求9所述的方法，其特征在于，還包含: 輸出一反饋信號至所述延遲鎖定環系統以指示所述延遲電路是否已被鎖定至所述時鐘；以及 若所述反饋信號指示所述延遲電路尚未鎖定至所述時鐘，改變所述時鐘的所述操作頻率。
【文檔編號】H03L7/099GK104079295SQ201310396384
【公開日】2014年10月1日 申請日期:2013年9月3日 優先權日:2013年3月28日
【發明者】約翰·T·藩 申請人:南亞科技股份有限公司