延遲輸入信號的電路和方法,顯微鏡和控制其的方法
【專利摘要】本發明提供延遲輸入信號的電路和方法，顯微鏡和控制其的方法。該電路包括第一延遲單元(1)和第二延遲單元(2)，輸入信號被輸入至第一延遲單元(1)，第一延遲單元(1)將輸入信號延遲第一時鐘信號的k個周期以產生值xt_k，并將值xt_k傳輸至第二延遲單元(2)。第二延遲單元(2)包括轉換器(3)和第二移位寄存器(4)，轉換器(3)通過n個導線與第二移位寄存器(4)連接；值xt_k和值xt_k-1輸入至轉換器(3)，xt_k-1為被延遲第一時鐘信號的k-1個周期的輸入信號；轉換器(3)配置為使得值xt_k-1輸入至導線1至m，值xt_k輸入至導線m+1至n，其中1≤m≤n；第二移位寄存器(4)將輸入至導線1至n的值作為電路的輸出信號連續地輸出。
【專利說明】延遲輸入信號的電路和方法，顯微鏡和控制其的方法
【技術領域】
[0001 ] 本發明涉及一種用于可控地延遲輸入信號的電路，一種用于可控地延遲輸入信號的方法，一種顯微鏡和一種用于控制顯微鏡以研究物體的方法。
【背景技術】
[0002]可控延遲電路在各個技術應用領域廣為需求，以通過限定的方式將輸入信號延遲作為控制值的函數。一個應用示例是共聚焦顯微鏡，其中，通過激光光源發射脈沖激光以照明待研究樣本。來自樣本的檢測光通過檢測器件被檢測。激光光源產生的激光束的強度由第一控制信號控制。提供第二控制信號以控制檢測器件。因為激光光源產生的激光束，例如通過激光束在待照明樣本上的反射，或者通過發生熒光效應產生檢測光束，故期待該檢測光束在激光束的發射之后限定的延遲時間內到達檢測器件。因此第二控制信號通常是第一控制信號的時間延遲。從第一控制信號產生第二控制信號要求用于可控地延遲輸入信號的高分辨率可調的非常精確的電路。延遲時間通常在I至2納秒量級。
[0003]DElO 2009 055 993A1公開了一種這樣的用于延遲顯微鏡的輸入信號的電路。其首先通過第一延遲單元產生粗略延遲，然后通過第二延遲單元產生精細延遲。第二延遲單元由輸出信號至兩個移位寄存器的脈沖整形器組成。由這兩個移位寄存器輸出的信號通過雙倍數據速率(DDR)觸發器合并以產生和輸出輸出信號。
[0004]現有技術中的已知電路的缺點在于:該電路構造較復雜，且可以調節延遲時間的分辨率(resolution)相對較低。盡管電路的分辨率可以通過提高第二延遲單元的移位寄存器的時鐘速率而在一定極限內增加，但是電路的復雜度制約了時鐘速率的任意提高。

【發明內容】

[0005]因此本發明所基于的目的是配置和改進上文列舉的這種電路和方法，使得實現具有高分辨率的輸出信號的延遲的靈活的可調性，同時該電路和方法具有最簡單可能的配置。進一步的目的是描述一種顯微鏡和一種用于控制顯微鏡的方法，實現具有高分辨率的輸出信號的延遲的靈活的可調性，同時配置盡可能簡單。
[0006]為了實現上述目的，本發明提供了一種用于可控地延遲輸入信號的電路，所述電路包括第一延遲單元和第二延遲單元，所述輸入信號被輸入至所述第一延遲單元，所述第一延遲單元將所述輸入信號延遲第一時鐘信號的k個周`期以產生值Xt k，并將所述值Xt k傳輸至所述第二延遲單元，其中，所述第二延遲單元包括轉換器和第二移位寄存器，所述轉換器通過η個導線與所述第二移位寄存器連接，所述值Xt k和值Xt lri輸入至所述轉換器，Xtη為被延遲所述第一時鐘信號的k-Ι個周期的所述輸入信號，所述轉換器配置為使得值xtη輸入至導線I至m，值Xt k輸入至導線m+1至n，其中I≤m≤n，以及所述第二移位寄存器將輸入至導線I至η的值作為所述電路的輸出信號連續地輸出。
[0007]本發明還提供了一種用于可控地延遲輸入信號的方法，包含步驟:將所述輸入信號通過第一延遲單元延遲第一時鐘信號的k個周期以獲得值Xt k，其特征在于進一步包含步驟:將所述值Xtji傳輸至轉換器，將值Xtjri傳輸至轉換器，Xt^1為被延遲所述第一時鐘信號的k-ι個周期的所述輸入信號，通過所述轉換器輸出導線I至m上的所述值Xt H，其中I≤m≤n，通過所述轉換器輸出導線m+1至η上的所述值xt k，將輸入至導線I至η的值傳輸至第二移位寄存器，以及通過所述第二移位寄存器將輸入至導線I至η的值作為輸出信號連續地輸出。
[0008]本發明還提供了一種用于研究樣本的顯微鏡，所述顯微鏡包含用于照明所述樣本的激光光源和用于檢測來自所述樣本的檢測光的檢測器件，其中，第一控制信號用于控制所述激光光源產生的照明激光束，第二控制信號用于控制所述檢測器件，所述第一控制信號作為輸入信號輸入至根據本發明的電路，所述第二控制信號由所述電路的所述輸出信號構成。
[0009]本發明還提供了一種用于控制顯微鏡的方法，所述顯微鏡具有激光光源和檢測器件，通過第一控制信號控制所述激光光源，通過第二控制信號控制所述檢測器件，通過使用根據本發明的方法將所述第一控制信號可控地延遲以產生所述第二控制信號，將所述第一控制信號作為輸入信號輸入至所述第一延遲單元，所述第二控制信號由所述第二移位寄存器的所述輸出信號構成。
[0010]根據本發明首先已獲知的是，提高電路延遲的分辨率的關鍵在于第二延遲單元的明顯簡化。根據本發明進一步已獲知的是，通過第二延遲單元由以特別方式相互作用的轉換器和第二移位寄存器構成的事實，第二延遲單元可以明顯地被簡化。轉換器的功能在此可以說作為串并行轉換器，第二移位寄存器作為串并行轉換器使用。
[0011]轉換器和第二移位寄存器通過η個導線相互連接。應廣義地理解術語“導線(lead) ”。將邏輯值或信號從轉換器傳輸至第二移位寄存器的任何技術手段均可以看作是導線。
[0012]值Xt k和值Xt lri輸入至轉換器，Xtji為被延遲第一時鐘信號的k個周期的輸入信號，Xtjri為被延遲第一時鐘信號的k-Ι個周期的輸入信號。轉換器配置為使得值Xtjri輸入至導線I至m，值xt k輸入至導線m+1至n，其中I≤mSn。!!! = ]!的例子涉及這樣的事實:值Xt η輸入至導線I至n，而值Xt k不在任何導線上輸出。由于第一延遲單元和第二延遲單元相應的適配性，因此第二延遲單元可以產生等于第一時鐘信號的一個周期的延遲。在第一延遲單元產生的移位與整個電路所期望的延遲精確地對應，這種情況是值得關注的。該配置也允許根據本發明的電路以及根據本發明的方法包括這種情況。
[0013]因為m是較自由地可限定的界限，故顯而易見地，轉換器也可以配置為使得值Xtη輸入至導線I至m-Ι,值xt—k輸入至導線m至η。在此同樣地，I≤m≤η。通過第二延遲單元產生的零移位的情況在該實施例中視為m= I的例子。需指出的是，該實施例也包括在下述特征。
[0014]由于第二移位寄存器，輸入至導線I至η的值作為電路的輸出信號連續地輸出，從而被再次轉換為串行值流。根據本發明的轉換器和第二移位器之間的交互的結果是，第二延遲單元可以較高分辨率對值Xt k和值Xt lri之間的“界限”進行移位。因此有可能影響輸出信號，使得在電路的輸 出端產生的輸出信號以l:n的時間分辨率存在于被延遲第一時鐘信號的k個周期的輸入信號和被延遲第一時鐘信號的k-Ι個周期的輸入信號之間。這允許比現有技術的電路明顯更高的分辨率得以實現。[0015]結果是，根據本發明的電路和根據本發明的方法，可以使用第一延遲單元設置“粗略”延遲，即輸入信號可以以較粗略的時間間隔被延遲且跨過較寬的范圍。第二延遲單元用于“精細”延遲，即以l:n的時間分辨率得到使用第一延遲單元可實現的兩個延遲之間的延遲。根據本發明的電路和根據本發明的方法，因此有可能實現可控延遲的靈活的可調性和高時間分辨率。分辨率現在僅取決于移位寄存器的寬度和移位寄存器的移位操作的速度。因此可以顯著提高整個電路的分辨率。
[0016]第二移位寄存器優選地使用第二時鐘信號進行時鐘同步。為了同步第二移位寄存器的移位操作和第一延遲單元的延遲，第二移位寄存器使用第二時鐘信號同步，第二時鐘信號通過第一時鐘信號的周期長度Tmi與第二時鐘信號的周期長度的Tm2的比等于第二移位寄存器的寬度的方式產生。從頻率的角度而言，第二時鐘信號通過第一時鐘信號的頻率faK1和第二時鐘信號的頻率的比等于I和第二移位寄存器的寬度的比的方式產生。這可以表述為:
[0017]Tclk1:Tclk2 = η:1 或者
[0018]f CLKl.fcLK2 — 1: η，
[0019]其中頻率fM1和fM2為各自周期長度的倒數。一方面第二時鐘信號通過乘以第一時鐘信號的頻率產生，另一方面第一時鐘信號可以通過第二時鐘信號的時鐘分頻(division)產生。進一步可選地,第一時鐘信號和第二時鐘信號可以基于第三時鐘信號產生。用于產生這兩種時鐘信號的方法和電路從現有技術中充分已知。
[0020]第一延遲單元優選地由第一移位寄存器組成，第一移位寄存器的有效長度k可以通過第一控制值控制。如同普通的移位寄存器，在每個活動的(通常為上升的)時鐘邊緣，該可變移位寄存器將輸入至輸入端的輸入信號在移位寄存器存儲器內移位一個位置。然而，在可變移位寄存器的情況中，經過固定次數的移位操作后，延遲的輸入信號不會被輸出。相反，可變移位 寄存器的有效長度可以被控制，使得耦合出移位寄存器的移位寄存器存儲器的位可以通過第一控制值限定。通過這種方式，時鐘周期和最大數目的時鐘周期(由第一移位寄存器的最大長度限定)之間的延遲時間可以被設置為第一控制值的函數。因此可以實現輸入信號的粗略延遲。
[0021]在轉換器的優選實施例中，轉換器由組合邏輯單元構成，即使用邏輯門限定轉換器的各個輸出端的Xtjri輸出或Xtji輸出。轉換器的這種配置允許具有低內部延遲時間的快速電路得以實現。
[0022]轉換器優選地通過第二控制值控制，Xt ^1輸出和xt k輸出之間的界限m因此通過第二控制值被限定和控制。顯而易見地，轉換器的上述功能通過對控制值和轉換器的結構的熟練的調諧是可實現的。
[0023]當轉換器配置為組合邏輯單元時，第二控制值的位可以直接控制組合邏輯單元的門。可以通過一位第二控制值的一個邏輯值選擇Xtjrl輸出，以及可以通過該位的另一個邏輯值選擇Xtji輸出。通過第二控制值的第一配置，轉換器可以以很簡單的方式實現。但是，第二控制值必須具有η位寬度。
[0024]在第二控制值的第二實施例中，在組合邏輯單元之前可以設置解碼器電路，解碼器電路將通過第二控制值限定的m解碼為用于門的合適的邏輯值。解碼器電路接著將對所有設置用于導線I至m的門輸出用于Xt η輸出的邏輯值。相應地，設置用于導線m+1至η的門將被賦予另一個邏輯值用于輸出Xt—k。結果是，第二控制值不需要具有η位寬度，而是可以具有更小的寬度，例如二進制數。
[0025]如果轉換器配置為使得值Xt lri輸出到導線I至m-Ι上，值xt k輸出到導線m至η上，則進行相應的考慮。
[0026]此外，電路優選地包含產生第一控制值和第二控制值以及將第一控制值和第二控制值分別輸出至第一延遲單元和第二延遲單元的控制器件。控制器件可以包括關于必須選擇哪個值以實現指定的延遲時間的必備“知識”。該知識包括，例如，第一時鐘信號和第二時鐘信號的周期長度，或者第二移位寄存器的寬度η。這允許，例如，用戶或控制計算機確定延遲時間而不必知道需要如何選擇第一控制值和第二控制值。控制器件可以從指定的延遲時間中計算出正確的控制值，并且將這些控制值分別輸出至第一延遲單元和第二延遲單元。
[0027]在根據本發明的電路的優選實施例中，第一延遲單元配置為將Xt l^P Xt lri均傳輸至第二延遲單元。這可以通過除了輸出被延遲第一時鐘信號的k個周期的輸入信號，還輸出被延遲第一時鐘信號的k-Ι個周期的輸入信號來容易地實現。因為在任何情況下兩個值均輸入至第一延遲單元中，故將其輸出至第二延遲單元通常是易于實現的。
[0028]在第一延遲單元中輸出兩個延遲值是不可能的，但是，仍然使用第一延遲單元。在這些情況下，第一延遲單元可以僅將Xtjri傳輸至第二延遲單元，而第二延遲值Xtji由第二延遲單元產生。傳輸至第二延遲單元的信號接著在第二延遲單元內被進一步延遲第一時鐘信號的一個周期，由此產生Xt—k。因此Xtji和Xtjri均再次在第二延遲單元中可獲得。可選地，在第二延遲單元之前可以設置單獨的延遲元件用于產生Xt—H。
[0029]為避免在第二移位寄存器的輸入端輸入未限定的電平，第二移位寄存器可以具有觸發輸入端，第一時鐘信號優選地輸入至觸發輸入端。第二移位寄存器可以響應觸發輸入端的信號使得在信號的上升或下降邊緣，輸入至導線I至η的邏輯值被傳輸至第二移位寄存器的存儲器位置。
[0030]關于本發明的一方面，根據本發明的電路用于顯微鏡。例如在 申請人:的DElO2009055 993Α1中，公開 一種原理上適合重新配置用于根據本發明的電路的顯微鏡。在這種情況下使用根據本發明的電路以通過延遲第一控制信號得到第二控制信號。第一控制信號構成電路的輸入信號，第二控制信號由電路的輸出信號構成。關于這種裝置的具體配置，請讀者參考前述文獻，這里明顯地引用了前述文件的內容。
[0031 ] 根據本發明的電路可以特別地以可編程模塊如現場可編程門陣列(FPGA)的方式實現。
[0032]存在各種途徑有利地具體化和進一步開發本發明的教導。為了該目的，讀者一方面參考本發明的權利要求，另一方面參考結合附圖的本發明的優選的示例性實施例的說明。結合參考附圖的本發明的優選的示例性實施例的說明，將對一般優選的實施例和教導的進一步開發給出說明。
【專利附圖】

【附圖說明】
[0033]圖1為根據本發明的電路的示例性實施例的框圖，該電路具有第一延遲單元和第二延遲單元；
[0034]圖2示意性地描述用于根據圖1的示例性實施例的轉換器的操作方式；以及[0035]圖3為根據本發明的具有根據本發明的電路的顯微鏡的框圖。
[0036]部件列表
[0037]I第一延遲單元
[0038]2第二延遲單元
[0039]3轉換器
[0040]4第二移位寄存器
[0041]5激光光源
[0042]6照明激光束
[0043]7檢測光
[0044]8檢測器件
[0045]9測量系統
[0046]10測量信號
[0047]11第一控制信號
[0048]12第二控制信號
[0049]13控制單元
[0050]14延 遲計算單元
[0051]15時鐘產生器
[0052]PULS_IN輸入信號
[0053]PULS_0UT輸出信號
[0054]k第一移位寄存器的有效長度
[0055]mXt k-!輸出和xt k輸出之間的界限
[0056]η第二移位寄存器的寬度
[0057]P第一控制值
[0058]q第二控制值
[0059]w總延遲時間
【具體實施方式】
[0060]圖1為根據本發明的電路的示例性實施例的框圖，該電路具有第一延遲單元I和第二延遲單元2。輸入信號PULS_IN被輸入第一延遲單元I并基于第一控制值P被延遲。第一延遲單元I具體化為可變移位寄存器，第一延遲單元I的有效長度k受第一控制值P影響。具體是指，第一控制值P控制移位寄存器的深度，延遲的輸入信號以該深度輸出。輸入信號PULS_IN為脈沖序列或在高電平和低電平之間切換的邏輯信號，輸入信號PULS_IN的間隔時間由第一時鐘信號CLKl限定。因此第一延遲單元I由第一時鐘信號CLKl時鐘同步，且在第一時鐘信號CLKl的每個上升邊緣，第一延遲單元I將輸入信號PULS_IN在移位寄存器存儲器內移位一個位置。
[0061]第一延遲單元I將值Xt k和Xt lri傳輸至第二延遲單元2。這些值從第一移位寄存器的第k個位置和第k-Ι個位置獲得。因此通過將輸入信號PULS_IN延遲第一時鐘信號CLKl的k-Ι個周期產生值Xt H，以及通過將輸入信號PULS_IN延遲第一時鐘信號CLKl的k個周期產生值xt—k。[0062]在第二延遲單元2中，轉換器3接收兩個值xtJ^Pxt k+轉換器3的功能性原理將參考圖2詳細說明。轉換器3包括可能受第二控制值q影響的組合邏輯單元。作為第二控制值q的函數，值Xtjrf在輸出端I至m輸出，以及值xt—k在輸出端m+1至η輸出。在一個特別簡單的實施例中，第二控制值具有η位的寬度，且每當第二控制值q的位置i的比特等于邏輯O時，值Xt lri在轉換器的輸出端i輸出。反之，在第二控制值q的第i位為邏輯I的情況下，值xt—k在轉換器的輸出端i輸出。因為在這種模式中第二控制值q必須包括很多位，也可以想到的是，由二進制數構成的第二控制值q通過任選的解碼器電路(圖2中未示出)轉換為用于組合邏輯單元的對應的合適的邏輯值。
[0063]輸入至轉換器3的輸出端I至η的邏輯值被傳送至將轉換器3連接至第二移位寄存器4的導線I至η上。因此由轉換器3產生的值Xt k和Xt η分別輸入至第二移位寄存器4的η個輸入端。第二移位寄存器4包括觸發輸入端和時鐘輸入端,第一時鐘信號CLKl輸入至觸發輸入端，以及第二時鐘信號CLK2輸入至時鐘輸入端。使用觸發輸入端使得在所施加的時鐘信號的上升邊緣，輸入至輸入端I至η的邏輯值被傳送至第二移位寄存器4內的移位寄存器存儲器(未示出)。存儲在移位寄存器存儲器中的值通過輸入至時鐘輸入端的時鐘信號被連續地輸出。在第二時鐘信號CLK2的每個上升邊緣，發生從移位寄存器存儲器的當前存儲器位置到下一個存儲器位置的切換，以便存儲在移位寄存器存儲器中的所有值逐漸地經由第二移位寄存器4的輸出端輸出。第二移位寄存器的輸出信號同時構成第二延遲單元2的輸出信號，以及因而整個電路的輸出信號roLS_0UT。
[0064]第二時鐘信號CLK2通過這種方式產生:第二時鐘信號CLK2的頻率為第一時鐘信號CLKl的η倍。故:
[0065]fCLKi:fcLK2 = l:n,
[0066]其中，fCLK1為第一時鐘信號CLKl的頻率，fCLK2為第二時鐘信號CLK2的頻率，頻率fcLKl和假設為各自周期長度Tm1和Τακ2的倒數。
[0067]圖3示出根據本發明的具有根據本發明的電路的顯微鏡。根據本發明的包括其基本線路元件的電路通過虛線包 圍。除了該電路之外，根據本發明的顯微鏡還包含產生照明激光束6用于照明樣本(未示出)的激光光源5。照明激光束6在樣本中產生源自照明激光束6的檢測光7，例如作為樣品的熒光的結果。檢測光7行進至檢測器件8，檢測器件8從檢測光產生檢測信號。檢測器件8連接至測量系統9，測量系統9從檢測信號產生并且輸出測量信號10。
[0068]電路(包括線路元件)包括根據圖1的第一延遲單元I和第二延遲單元2，控制單元13，延遲計算單元14和時鐘產生器15。由控制單元13產生的輸入信號PULS_IN施加至第一延遲單元I的輸入端。
[0069]延遲計算單元14接收總延遲時間w作為輸入值，延遲計算單元14通過總延遲時間w計算第一延遲單元I和第二延遲單元2的第一控制值P和第二控制值q。為了該目的，延遲計算單元14“知道”電路的參數以便可以正確地計算控制值P和q。參數為:第一延遲單元的移位寄存器存儲器的寬度、第二移位寄存器4的寬度η、第一時鐘信號CLKl的頻率。兩個控制值P和q被傳輸至第一延遲單元I和第二延遲單元2的相應的輸入端。
[0070]時鐘產生器15產生第一時鐘信號CLKl和第二時鐘信號CLK2，所產生的第二時鐘信號CLK2的頻率為第一時鐘信號CLKl的η倍。第一時鐘信號CLKl傳輸至第一延遲單元I的時鐘輸入端和第二延遲單元2的觸發輸入端。第二時鐘信號CLK2施加至第二延遲單元2的時鐘輸入端。
[0071]激光光源5由第一控制信號11控制，檢測器件8由第二控制信號12控制。第一控制信號11由控制單元13產生的脈沖序列構成，并被作為輸入信號PULS_IN傳輸至第一延遲單元I。第二控制信號12由通過根據本發明的電路延遲第一控制信號11產生，該延遲由輸入至延遲計算單元14的總延遲時間w限定。
[0072]為避免重復，關于根據本發明的裝置的另外的有利的實施例，請參考上述描述。
[0073]最后，需明確指出的是，以上描述的根據本發明的電路和根據本發明的方法的示例性實施例僅僅用于說明所請求保護的權利要求，但并不將其限于示例性實施例。
【權利要求】
1.一種用于可控地延遲輸入信號的電路，所述電路包括第一延遲單元(I)和第二延遲單元(2)，所述輸入信號(PULS_IN)被輸入至所述第一延遲單元(I)，所述第一延遲單元(I)將所述輸入信號(PULS_IN)延遲第一時鐘信號(CLKl)的k個周期以產生值Xt k，并將所述值xt—k傳輸至所述第二延遲單元(2)，其中， 所述第二延遲單元(2)包括轉換器(3)和第二移位寄存器(4)，所述轉換器(3)通過η個導線與所述第二移位寄存器(4)連接， 所述值xt—k和值Xtjri輸入至所述轉換器(3) ,Xt lrl為被延遲所述第一時鐘信號(CLKl)的k-Ι個周期的所述輸入信號(PULS_IN)， 所述轉換器(3)配置為使得值Xt輸入至導線I至m，值Xt k輸入至導線m+1至n，其中I < m < η,以及 所述第二移位寄存器(4)將輸入至導線I至η的值作為所述電路的輸出信號(PULS_OUT)連續地輸出。
2.根據權利要求1所述的電路，其中，所述第二移位寄存器(4)使用第二時鐘信號(CLK2)同步，所述第二時鐘信號(CLK2)通過Τακι:Τακ2 = η:1的方式產生。
3.根據權利要求 1或2所述的電路，其中，所述第一延遲單元(I)包含第一移位寄存器，所述第一移位寄存器的有效長度k通過第一控制值(P)可控。
4.根據權利要求1-3中任一項所述的電路，其中，所述轉換器(3)包括組合邏輯單元(5)。
5.根據權利要求1-4中任一項所述的電路，其中，第二控制值(q)輸入至所述轉換器(3)的輸入端，Xt η輸出和Xtk輸出之間的界限m因此通過所述第二控制值(q)被限定和控制。
6.根據權利要求3-5中任一項所述的電路，其中，所述電路包含產生和輸出所述第一控制值(P)和所述第二控制值(q)的控制器件。
7.根據權利要求1-6中任一項所述的電路，其中，所述第一延遲單元(I)將Xtj^PXtη傳輸至所述第二延遲單元(2)。
8.根據權利要求1-7中任一項所述的電路，其中，所述第一時鐘信號(CLKl)輸入至所述第二移位寄存器(4)的輸入端，所述第二移位寄存器(4)優選地配置為使得在所述第一時鐘信號(CLKl)的每個上升邊緣，將輸入至導線I至η的邏輯值傳送至所述第二移位寄存器⑷。
9.一種用于可控地延遲輸入信號的方法，包含步驟: 將所述輸入信號(PULS_IN)通過第一延遲單元(I)延遲第一時鐘信號(CLKl)的k個周期以獲得值xt—k， 其特征在于進一步包含步驟: 將所述值xt—k傳輸至轉換器(3)， 將值Xtjri傳輸至轉換器(3)，Xtji^1為被延遲所述第一時鐘信號(CLKl)的k-Ι個周期的所述輸入信號(PULS_IN)， 通過所述轉換器⑶輸出導線I至m上的所述值Xt lri，其中I彡m彡n， 通過所述轉換器(3)輸出導線m+1至η上的所述值Xt k， 將輸入至導線I至η的值傳輸至第二移位寄存器(4)，以及通過所述第二移位寄存器(4)將輸入至導線I至η的值作為輸出信號(PULS_OUT)連續地輸出。
10.一種用于研究樣本的顯微鏡，所述顯微鏡包含用于照明所述樣本的激光光源(5)和用于檢測來自所述樣本的檢測光(7)的檢測器件(8)， 其中，第一控制信號(11)用于控制所述激光光源產生的照明激光束￠)，第二控制信號(12)用于控制所述檢測器件(8)，所述第一控制信號(11)作為輸入信號(PULS_IN)輸入至根據權利要求1-8中任一項所述的電路，所述第二控制信號(12)由所述電路的所述輸出信號(PULS_OUT)構成。
11.一種用于控制顯微鏡的方法，所述顯微鏡具有激光光源(5)和檢測器件(8)，通過第一控制信號(11)控制所述激光光源(5)，通過第二控制信號(12)控制所述檢測器件⑶， 通過使用根據權利要求9所述的方法將所述第一控制信號(11)可控地延遲以產生所述第二控制信號(12)，將所述第一控制信號(11)作為輸入信號(PULS_IN)輸入至所述第一延遲單元(I)，所述第二控制信號(12)由所述第二移位寄存器⑷的所述輸出信號(PULS_OUT)構成。
【文檔編號】H03K5/13GK103427805SQ201310181159
【公開日】2013年12月4日 申請日期:2013年5月16日 優先權日:2012年5月16日
【發明者】索爾斯騰·科斯特 申請人:萊卡微系統Cms有限責任公司