一種鎳硅化物的制作方法
【技術領域】
[0001]本發明涉及半導體集成電路制造技術領域，更具體地，涉及一種鎳硅化物的制作方法。
【背景技術】
[0002]隨著半導體器件集成度的持續增加以及與這些器件相關的臨界尺寸的持續減小，如何以低電阻材料制造半導體器件從而保持或者降低信號延遲成為人們關注的焦點，而CMOS器件的柵極導體和S/D的表面電阻和接觸電阻的減小與后道互連同樣的重要。
[0003]在半導體制造技術中，金屬硅化物由于具有較低的電阻率且與其他材料具有很好的粘合性而被廣泛應用于源/漏接觸和柵極接觸來降低接觸電阻。高熔點的金屬例如T1、Co、Ni等通過一步或多步退火工藝，與娃發生反應即可生成低電阻率的金屬娃化物。隨著半導體工藝水平的不斷提高，特別是在45nm及其以下技術節點，為了獲得更低的接觸電阻，鎳及鎳的合金(例如NiPt)已成為形成NiSi金屬硅化物的主要材料。
[0004]在使用鎳形成鎳硅化物時，現有的工藝通常包括以下步驟:
[0005]首先沉積NiPt，然后沉積保護層TiN ;
[0006]接著，通過進行兩次退火，來形成所需的鎳硅化物；其中，第一次退火的目的是形成Ni2S1、第二次退火的目的是形成最終需要的NiSi。
[0007]在上述現有的鎳硅化物制作方法中，是通過在Ni中增加Pt來增強NiSi的穩定性。其中，Pt被直接加到Ni的靶材中，以NiPt這種合金的形式沉積成膜。可是，在形成硅化物時，分布在有源區(AA)上的Pt在水平方向上的濃度是基本均勻沒有變化的，濃度高雖然有利于形成的硅化物的穩定，但其電阻也會升高，從而不利于器件的性能。

【發明內容】

[0008]本發明的目的在于克服現有技術存在的上述缺陷，提供一種鎳硅化物的制作方法，可應用于自對準金屬硅化物的優化，通過使有源區上硅化物中的Pt濃度在水平方向上具有漸變趨勢，從而改善了器件的性能。
[0009]為實現上述目的，本發明的技術方案如下:
[0010]—種鎳硅化物的制作方法，包括以下步驟:
[0011]步驟SOl:提供一半導體娃襯底，在襯底中形成源極和漏極，以及在源極和漏極之間的襯底上形成柵極和柵極第一側墻；
[0012]步驟S02:在第一側墻外側形成第二側墻；
[0013]步驟S03:沉積一第一 SiN層作為金屬硅化物阻擋層，圖形化第一 SiN層，將需要形成金屬硅化物的區域暴露出來；
[0014]步驟S04:依次沉積一第一 NiPt層和第一 TiN層，并進行第一次退火，在需要形成金屬硅化物的區域形成第一鎳硅化物；
[0015]步驟S05:去除第一 TiN層、沒有反應的第一 NiPt層以及第一 SiN層，然后，去除第二側墻；
[0016]步驟S06:沉積一第二 SiN層作為金屬硅化物阻擋層，圖形化第二 SiN層，將需要形成金屬硅化物的區域暴露出來；
[0017]步驟S07:依次沉積一第二 NiPt層和第二 TiN層，并進行第二次退火，在需要形成金屬硅化物的區域形成第二鎳硅化物；
[0018]步驟S08:去除第二 TiN層、沒有反應的第二 NiPt層以及第二 SiN層，然后，進行第三次退火，在需要形成金屬硅化物的區域形成第三鎳硅化物。
[0019]優選地，所述第一、第二鎳硅化物為Ni2Si。
[0020]優選地，所述第三鎳硅化物為NiSi。
[0021]優選地，所述第一、第二 TiN層的厚度相同。
[0022]優選地，所述第二 NiPt層中Pt的含量大于第一 NiPt層中Pt的含量。
[0023]優選地，所述第二 NiPt層中Pt的含量為不大于20%。
[0024]優選地，所述第一 NiPt層中Pt的含量最小為O。
[0025]優選地，所述第二側墻的寬度不小于50埃。
[0026]優選地，所述第一、二次退火溫度為200?350 °C。
[0027]優選地，所述第三次退火溫度為350?550 °C。
[0028]從上述技術方案可以看出，本發明將形成鎳硅化物時的傳統兩次退火優化為三次退火工藝，通過在柵極外側增加第二側墻(spacer)、并采用Pt含量相對低的NiPt進行第一次退火，以及去除第二側墻、并采用Pt含量相對高的NiPt進行第二次退火，使得有源區上娃化物中的Pt分布更接近溝道，且其濃度在水平方向上具有漸變趨勢，靠近溝道區域的娃化物中的Pt含量相對較高，使此區域娃化物更加穩定，可改善因piping defect (金屬娃化物的管狀鉆出缺陷)而造成的漏電流；而遠離溝道的硅化物中的Pt濃度相對較低，從而降低了此區域硅化物的電阻。本發明可應用于自對準金屬硅化物的優化，并改善器件的性能。
【附圖說明】
[0029]圖1是本發明一種鎳硅化物的制作方法的流程圖；
[0030]圖2?圖7是本發明一較佳實施例中根據圖1的方法形成鎳硅化物的工藝結構示意圖。
【具體實施方式】
[0031]下面結合附圖，對本發明的【具體實施方式】作進一步的詳細說明。
[0032]需要說明的是，在下述的【具體實施方式】中，在詳述本發明的實施方式時，為了清楚地表示本發明的結構以便于說明，特對附圖中的結構不依照一般比例繪圖，并進行了局部放大、變形及簡化處理，因此，應避免以此作為對本發明的限定來加以理解。
[0033]在以下本發明的【具體實施方式】中，請參閱圖1，圖1是本發明一種鎳硅化物的制作方法的流程圖。同時，請參閱圖2?圖7，圖2?圖7是本發明一較佳實施例中根據圖1的方法形成鎳硅化物的工藝結構示意圖。圖2?圖7中形成的器件結構，可與圖1中的各步驟相對應。如圖1所示，本發明的一種鎳硅化物的制作方法，包括以下步驟:
[0034]如框01所示，步驟SOl:提供一半導體硅襯底，在襯底中形成源極和漏極，以及在源極和漏極之間的襯底上形成柵極和柵極第一側墻。
[0035]請參閱圖2。首先，可采用傳統工藝在硅基半導體襯底I上形成MOS器件，包括在襯底I中形成源極和漏極(圖略)，以及在源極和漏極之間的襯底上形成柵極2。柵極2可采用多晶硅柵極。接著，可采用公知的側墻工藝在柵極2兩側形成第一側墻3。
[0036]如框02所示，步驟S02:在第一側墻外側形成第二側墻。
[0037]請繼續參閱圖2。接下來，可利用公知的側墻工藝在第一側墻3兩側繼續形成第二側墻4。作為優選的實施方式，所述第二側墻4應在水平方向具有足夠的寬度，例如其寬度可不小于50埃。
[0038]如框03所示，步驟S03:沉積一第一 SiN層作為金屬硅化物阻擋層，圖形化第一SiN層，將需要形成金屬硅化物的區域暴露出來。
[0039]請繼續參閱圖2。接下來，在襯底及MOS器件表面沉積一層第一 SiN層，作為金屬硅化物阻擋層(SAB hard mask)。然后，可采用公知的光刻及刻蝕工藝，對第一 SiN層進行圖形化。例如通過光刻技術，將圖形轉移到SiN上，再經干法刻蝕，選擇性地去除需要形成金屬硅化物區域的SiN，即去除柵極和源/漏區域的SiN(圖示為簡化，已將第一 SiN層圖形全部略去，請避免誤解)。在柵極和源/漏區域將用于形成金屬接觸。
[0040]如框04所示，步驟S04:依次沉積一第一 NiPt層和第一 TiN層，并進行第一次退火，在需要形成金屬硅化物的區域形成第一鎳硅化物。
[0041]請參閱圖3。接下來，在襯底及MOS器件表面依次沉積一層第一 NiPt層5和一層第一 TiN層6，將襯底及MOS器件覆蓋。其中，第一 NiPt層5用于后續使其中的Ni與多晶硅柵極中的Si及源/漏區域中的Si在退火狀態下發生反應，生成鎳的金屬硅化物；第一TiN層6用作第一 NiPt層5的保護層(caplayer)。作為一可選的實施方式，所述第一 NiPt層5中Pt的含量例如可為O?15%，即所述第一 NiPt層5中Pt的含量最小可為0，也就是第一 NiPt層5實際可為純鎳材料。
[0042]請參閱圖4。接下來，通過進行第一次退火，以在需要形成金屬硅化物的區域形成第一鎳硅化物7-1?7-3。即通過第一次退火，使第一 NiPt層中的鎳與多晶硅柵極和源/漏區域的硅分別發生反應，生成第一鎳硅化物。