一種降低鎳侵蝕的方法
【技術領域】
[0001] 本發明涉及半導體技術領域，具體涉及一種降低半導體器件襯底上沉積的鎳對半 導體器件襯底的侵蝕的方法。
【背景技術】
[0002] 在65nm以下的半導體制造技術中，鎳硅化物用于降低金屬-半導體接觸電阻。通 常，在半導體器件襯底表面清洗之后，沉積鎳材料層，從而形成鎳硅化物。然而，該鎳硅化物 中的鎳在后續工藝中因受熱而向側向擴散到柵極和溝道中，鎳侵蝕成為半導體器件襯底的 缺陷，會在電路工作時引起較大的漏電流，嚴重影響了器件的性能。
[0003] 針對上述鎳侵蝕的問題，傳統技術主要集中在鎳合金的摻雜以及快速熱處理參數 的優化方面，但是在45nm以下的制程中的效果不大。因此，需要探索能夠降低鎳侵蝕的方 法，以提尚器件性能。

【發明內容】

[0004] 為了克服以上問題，本發明旨在提供一種降低鎳侵蝕的方法，通過在鎳材料上沉 積氮化物，利用氮化物來抑制鎳的縱向擴散，以降低半導體器件襯底的鎳侵蝕。
[0005] 為了實現上述目的，本發明提供了一種降低鎳侵蝕的方法，包括在一半導體器件 襯底上制備柵極、源漏極，半導體器件襯底的材料包含硅，還包括以下步驟：
[0006] 步驟01 :清洗所述半導體器件襯底，然后在所述源漏極上進行鎳沉積，以在源漏 極上方形成鎳材料；
[0007] 步驟02 :采用物理氣相沉積工藝在所述鎳材料上形成一層氮化物層；
[0008] 步驟03 :對所述半導體器件襯底進行快速熱處理工藝，從而使所述鎳材料形成鎳 硅化物；其中，在所述快速熱處理工藝中，所述氮化物層抑制所述鎳材料中的鎳元素沿著所 述半導體器件襯底中的硅晶界進行側向擴散。
[0009] 優選地，所述氮化物層的厚度為100~200 A。
[0010] 優選地，所述步驟02中，所述物理氣相沉積工藝所采用的功率為2000~20000W。
[0011] 優選地，所述步驟02中，所述物理氣相沉積工藝所采用的反應壓強為 0-200mTorr〇
[0012] 優選地，所述步驟02中，所述物理氣相沉積工藝所采用的靶材為Ti靶材。
[0013] 優選地，所述步驟02中，所述物理氣相沉積工藝中采用的氣體為氮氣。
[0014] 優選地，所述步驟03中，所述快速熱處理采用快速熱處理爐或微波加熱方式。
[0015] 優選地，所述步驟01中，采用物理氣相沉積來形成所述鎳材料。
[0016] 優選地，所述氮化物層的材料為氮化鈦。
[0017] 本發明的降低鎳侵蝕的方法，通過在鎳材料上形成氮化物，利用氮化物來抑制鎳 的縱向擴散，從而使得鎳不能夠侵蝕到周圍的半導體器件襯底中，降低了鎳侵蝕，降低了漏 電流，進一步提尚了器件的性能。
【附圖說明】
[0018] 圖1為本發明的一個較佳實施例的降低鎳侵蝕的方法的流程示意圖
[0019] 圖2-5為本發明的一個較佳實施例的降低鎳侵蝕的方法的各個制備步驟示意圖
【具體實施方式】
[0020] 為使本發明的內容更加清楚易懂，以下結合說明書附圖，對本發明的內容作進一 步說明。當然本發明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也 涵蓋在本發明的保護范圍內。
[0021] 以下結合附圖1-5和具體實施例對本發明的降低鎳侵蝕的方法作進一步詳細說 明。需說明的是，附圖均采用非常簡化的形式、使用非精準的比例，且僅用以方便、清晰地達 到輔助說明本實施例的目的。
[0022] 請參閱圖2,本實施例所采用的半導體器件襯底包括已經制備有柵極04、柵極側 墻05、淺摻雜源漏區03、以及源漏極02的硅襯底01 ;請參閱圖1，本實施例的降低鎳侵蝕的 方法，包括：
[0023] 步驟01 :請參閱圖3,清洗半導體器件襯底01，然后在源漏極02上進行鎳沉積，以 在源漏極02上方形成鎳材料06 ;
[0024] 具體的，可以采用常規的清洗工藝來清洗硅襯底，例如，先進行乙醇清洗、再進 行去離子水清洗、然后干燥處理；采用物理氣相沉積在源漏極表面沉積鎳材料；關于鎳 材料的沉積可以采用現有的工藝，這里不再贅述。本實施例中，鎳材料06的厚度可以為 50-100U臬材料的厚度可以根據實際工藝要求來設定，本發明對此不作限制。
[0025] 步驟02 :請參閱圖4,采用物理氣相沉積工藝在鎳材料06上形成一層氮化物層 07 ；
[0026] 具體的，物理氣相沉積工藝中，所采用的溫度為室溫，采用的功率為2000~ 20000W，反應壓強為0~200mTorr，所采用的靶材為Ti靶材，采用的氣體為氮氣，由于氮 化物層不能過厚，否則會影響其它后續薄膜的制備；氮化物層太薄，又不能有效阻擋鎳的擴 散，因此，氮化物層的厚度需要特別設置；本實施例中，所制備的氮化物層07的厚度選擇在 1Q0~20:0 A之間，氮化物層07的材料可以為氮化鈦。由于氮化物具有很好的粘附力而牢 牢粘附于鎳材料表面，還能夠在后續的快速熱處理過程中很好地控制氮化物層下方的鎳和 娃的反應速率，使該二者保持均勻的反應速率，從而抑制鎳沿著下方襯底中的娃晶界方向 快速擴散，例如，避免鎳擴散到柵極底部的溝道中。
[0027] 步驟03 :請參閱圖5,對半導體器件襯底01進行快速熱處理工藝，從而使鎳材料 06形成鎳硅化物06' ；
[0028] 具體的，如前所述，在快速熱處理工藝中，氮化物層07能夠抑制鎳材料06中的鎳 元素的側向擴散，例如，鎳元素會側向擴散到柵極4底部的溝道中，從而增大漏電流，降低 器件性能。這里側向擴散是指覆蓋有鎳材料的襯底部分的側向，而不是鎳材料06所在層的 側向，因為柵極4兩側具有側墻5來隔離鎳元素的擴散。本實施例中，快速熱處理可以采用 快速熱處理爐或微波加熱等方式，快速熱處理的溫度為200~1300°C，時間為1~2分鐘。 經過快速熱處理，氮化物層07控制鎳材料06中的鎳和襯底Ol中的硅保持均勻的反應速 率，從而形成鎳硅化物06'。
[0029] 通過本發明的上述降低鎳侵蝕的方法，在鎳材料上形成氮化物，利用氮化物來抑 制鎳的縱向擴散，從而使得鎳不能夠侵蝕到周圍的半導體器件襯底中，降低了鎳侵蝕，降低 了漏電流，進一步提高了器件的性能。
[0030] 雖然本發明已以較佳實施例揭示如上，然所述實施例僅為了便于說明而舉例而 已，并非用以限定本發明，本領域的技術人員在不脫離本發明精神和范圍的前提下可作若 干的更動與潤飾，本發明所主張的保護范圍應以權利要求書所述為準。
【主權項】
1. 一種降低鎳侵蝕的方法，包括在一半導體器件襯底上制備柵極、源漏極，所述半導體 器件襯底的材料包含硅，其特征在于，包括以下步驟： 步驟01 :清洗所述半導體器件襯底，然后在所述源漏極上進行鎳沉積，以在源漏極上 方形成鎳材料； 步驟02 :采用物理氣相沉積工藝在所述鎳材料上形成一層氮化物層； 步驟03 :對所述半導體器件襯底進行快速熱處理工藝，從而使所述鎳材料形成鎳硅化 物；其中，在所述快速熱處理工藝中，所述氮化物層抑制所述鎳材料中的鎳元素沿著所述半 導體器件襯底中的硅晶界進行側向擴散。2. 根據權利要求1所述的降低鎳侵蝕的方法，其特征在于，所述步驟02中，所述物理氣 相沉積工藝所采用的溫度為室溫。3.根據權利要求1所述的降低鎳侵蝕的方法，其特征在于，所述步驟02中，所述氮化物 層的厚度為1QCK2Q0A。4.根據權利要求1所述的降低鎳侵蝕的方法，其特征在于，所述步驟02中，所述物理氣 相沉積工藝所采用的功率為2000~20000W。5.根據權利要求1所述的降低鎳侵蝕的方法，其特征在于，所述步驟02中，所述物理氣 相沉積工藝所采用的反應壓強為0_200mTorr。6. 根據權利要求1所述的降低鎳侵蝕的方法，其特征在于，所述步驟02中，所述物理氣 相沉積工藝所采用的靶材為Ti靶材。7.根據權利要求1所述的降低鎳侵蝕的方法，其特征在于，所述步驟02中，所述物理氣 相沉積工藝中采用的氣體為氮氣。8.根據權利要求1所述的降低鎳侵蝕的方法，其特征在于，所述步驟03中，所述快速熱 處理采用快速熱處理爐或微波加熱方式。9. 根據權利要求1所述的降低鎳侵蝕的方法，其特征在于，所述步驟01中，采用物理氣 相沉積來形成所述鎳材料。10. 根據權利要求1-9任意一項所述的降低鎳侵蝕的方法，其特征在于，所述氮化物層 的材料為氮化鈦。
【專利摘要】本發明提供了一種降低鎳侵蝕的方法，包括在一半導體器件襯底上制備柵極、源漏極，以及包括：清洗半導體器件襯底，然后在源漏極上進行鎳沉積，以在源漏極上方形成鎳材料；采用物理氣相沉積工藝在鎳材料上形成一層氮化物層；對半導體器件襯底進行快速熱處理工藝，從而使鎳材料形成鎳硅化物；其中，在快速熱處理工藝中，氮化物層抑制鎳材料中的鎳元素的側向擴散，從而降低了鎳侵蝕，降低了漏電流，以及提高了器件的性能。
【IPC分類】H01L21/28, H01L21/285
【公開號】CN105097472
【申請號】CN201510460418
【發明人】何志斌, 周軍
【申請人】上海華力微電子有限公司
【公開日】2015年11月25日
【申請日】2015年7月30日