一種無Bipolar晶體管的CMOS基準電壓源的制作方法
【技術領域】
[0001] 本發明涉及一種基準電壓源，具體涉及一種無 Bipolar晶體管的CMOS基準電壓源， 屬于集成電路設計技術領域。
【背景技術】
[0002] 基準電壓源是模擬集成電路、數模混合信號集成電路和系統集成芯片中一個重要 的模塊，其應用基準的目的是建立一個與電源和工藝無關，并且具有確定溫度特性的直流 電壓。
[0003] 隨著無線通信業的高速發展，便攜式電子產品的廣泛應用，低功耗的電源變得愈 發重要，而電壓基準源作為電源的一個重要組成模塊，其對功耗和穩定性對電路的性能都 有極大的影響。隨著CMOS工藝的不斷進步以及S0C系統的發展需求，基準電壓源需要滿足低 電壓和低功耗的要求，然而，傳統的帶隙基準電壓源本身所需的供電電壓高，且自身功耗較 大，要實現低功耗，電路結構復雜，占用芯片面積較大，而且要使用具有極性的三極管或者 二極管，與標準的CMOS工藝不兼容。即使基準電壓源電路，使用工作在飽和區的CMOS管，使 功耗過大，或者由于存在高溫漂和低電源抑制比，使得性能欠佳。

【發明內容】

[0004] 針對上述現有基準電壓源與標準的CMOS工藝不兼容，存在功耗大、結構復雜、性能 欠佳的缺陷，本發明要解決的技術問題是提供一種具有高電源抑制比的納瓦量級無 Bipolar晶體管的CMOS基準電壓源，它能夠工作在亞閾值區。
[0005] 為解決上述問題，本發明是通過以下技術方案實現的：
[0006] 一種無 Bipolar晶體管的CMOS基準電壓源，包括并接于電源VDD與地GND之間的啟 動電路、CTAT電壓產生電路、PTAT電壓產生電路和電流疊加電路;其中
[0007] 所述啟動電路的輸出端與CTAT電壓產生電路連接，用于在電源上電時，使基準電 壓源擺脫簡并偏置點；
[0008] 所述CTAT電壓產生電路的輸出端與電流疊加電路連接；
[0009 ]所述PTAT電壓產生電路的輸出端與電流疊加電路連接；
[0010] 所述電流疊加電路用于將CTAT電壓產生電路和PTAT電壓產生電路中產生的電流 進行疊加，得到一個具有零溫漂的電流源，所述電流源經一有源支路產生基準電壓V ref。
[0011] 上述方案中，進一步具體地，所述啟動電路包括第一 M0S管、第二M0S管、第三M0S 管、第四M0S管和第五M0S管，其中第一、第二M0S管的源極與電源VDD連接，第一、第四M0S管 的柵極和第五M0S管的源極與地GND連接;第四M0S管的源極與漏極共接后分為兩支路，其中 一支路與第一 M0S管的漏極連接，另一支路分別與第二、第三、第五M0S管的柵極連接;第二、 第五M0S管的漏極相連接后與第三M0S管的源極連接;第三M0S管的漏極作為輸出端與CTAT 電壓產生電路連接。
[0012] 上述方案中，進一步具體地，所述CTAT電壓產生電路包括第六M0S管、第七M0S管、 第八MOS管、第九MOS管、第十MOS管、第^^一M0S管、第十二M0S管、第十三M0S管、第十四M0S 管、第十五M0S管、第十六M0S管、第十七M0S管，其中，
[0013]第六、第八、第九M0S管的源極與電源VDD連接，第十四、第十六、第十七M0S管的源 極與地GND連接;第六M0S管的漏極與第七M0S管的源極連接，第十六M0S管的漏極和柵極共 接后的其中一端與第十七M0S管的柵極連接、其另一端與第七M0S管的漏極連接;第九M0S管 的柵極與漏極共接后分為三條支路，第一支路與第八M0S管的柵極連接、第二支路與第六 M0S管的柵極連接，第三支路與第^^一M0S管的源極連接后輸出第一 CTAT電流支路、并與電 流疊加電路連接;第十一M0S管的柵極與漏極共接后分為三條支路:第一支路與第十M0S管 的柵極連接、第二支路與第七M0S管的柵極連接，第三支路與第十三M0S管的漏極連接后輸 出第二CTAT電流支路、并與電流疊加電路連接;第八M0S管的漏極與第十M0S管的源極連接； 第十M0S管的漏極與第十二M0S管的漏極連接，第十二M0S管的柵極和漏極共接后分為兩條 支路，其中一支路與啟動電路中的第三M0S管的漏極連接、另一支路與第十三M0S管的柵極 連接;第十四M0S管的柵極和漏極共接后分為兩條支路，其中一支路與第十二M0S管的源極 連接、另一支路與第十五M0S管的柵極連接;第十五M0S管的漏極與第十三M0S管的源極連 接，第十五M0S管的源極連接與第十七M0S管的漏極連接。
[0014]上述方案中，進一步具體地，所述PTAT電壓產生電路包括第十八、第十九、第二十、 第二十一、第二十二、第二十三、第二十四、第二十五M0S管和電阻Rl·，其中，
[0015]第十八、第十九M0S管的源極與電源VDD連接;第二十四M0S管的源極與地GND連接； 第十八M0S管的漏極與第二十M0S管的源極連接;第十九M0S管的柵極與漏極共接后的其中 一端與第十八M0S管的柵極連接、其另一端輸出第一 PTAT電流支路、并與電流疊加電路連 接;第十九M0S管的漏極與第二^^一M0S管的源極連接，第二^^一M0S管的柵極與漏極共接后 的其中一端與第二十M0S管的柵極連接、其另一端輸出第二PTAT電流支路、并與電流疊加電 路連接;第二十三M0S管的漏極與第二^^一M0S管的漏極連接，第二十三M0S管的源極與第二 十五M0S管的漏極相連接;第二十五M0S管的源極經一電阻R!后與地GND連接;第二十二M0S 管的柵極與漏極共接后的其中一端與第二十三M0S管的柵極連接、另一端與第二十M0S管的 漏極連接;第二十四M0S管的柵極與漏極共接后的其中一端與第二十五M0S管的柵極連接、 另一端與第二十二M0S管的源極連接。
[0016]上述方案中，進一步具體地，所述電流疊加電路包括第二十六、第二十七、第二十 八、第二十九、第三十、第三十一、第三十二、第三十三、電容C和由第三十四、第三十五M0S管 構成的有源支路，其中
[00Π ] 第二十六、第二十七、第三十四M0S管的源極與電源VDD連接;第三十二、三十三M0S 管的源極連接到地GND;所述電容C并接于基準電壓Vrrf的輸出端與地GND之間；第二十六M0S 管的柵極與PTAT電壓產生電路中的第一 PTAT電流支路連接，第二十六M0S管的漏極與第二 十八M0S管的源極連接;第二十八M0S管的柵極與第二PTAT電流支路連接;第三十M0S管的柵 極與漏極共接后的其中一端與第二十八M0S管的漏極連接、其另一端與第三十一 M0S管的柵 極連接;第三十二M0S管的柵極與漏極共接后的一端與第三十M0S管的源極連接、其另一端 與第三十三M0S管的柵極連接;第三十三M0S管的漏極與第三^^一M0S管的源極連接;第二十 七M0S管的柵極與CTAT電壓產生電路中的第一 CTAT電流支路連接，第二十七M0S管的漏極與 第二十九M0S管的源極連接;第二十九M0S管的柵極與第二CTAT電流支路連接，第二十九M0S 管的漏極連接至第二十八MOS管的漏極上;第三十四MOS管的柵極與漏極共接后與第三十五 M0S管的源極連接;第三十五M0S管的柵極與漏極共接后的其中一端與第三^^一M0S管的漏 極連接、其一端與基準電壓的輸出端連接。
[0018]本發明采用的各組成部分的作用為：
[0019] 1)啟動電路，由第一、第二、第三、第四、第五M0S管構成，用于在電源上電時，能夠 使基準源擺脫簡并偏置點，使電路進入正常工作狀態；
[0020] 2)CTAT電壓產生電路，由第六、第七、第八、第九、第十、第^^一、第十二、第十三、第 十四、第十五、第十六、第十七M0S管構成，利用工作在亞閾值區的第十四、十五M0S管柵源電 壓之差產生的電壓通過工作在線性區充當電阻的第十七M0S管產生CTAT電流，再通過共源 共柵電流鏡將CTAT電流復制到電流疊加電路中，而采用的共源共柵電流鏡，起到抑制電源 噪聲的作用，且帶隙電壓源中沒有采用Bipolar晶體管，減小了功耗；
[0021 ] 3)PTAT電壓產生電路，由第十八、第十九、第二十、第二^^一、第二十二、第二十三、 第二十四、第二十五M0S管和電阻心構成，利用工作在亞閾值區M0S管工作特性，利用第二十 四、第二十五M0S管的柵源電壓之差產生PTAT電壓，通過電阻Rj#PTAT電壓轉化為PTAT電 流，再通過共源共柵電流鏡將PTAT電流復制到電流疊加電路中，采用的共源共柵電流鏡，起 到抑制電源噪聲的作用；
[0022] 4)電流疊加電路，由第二十六、第二十七、第二十八、第二十九、第三十、第三^^一、 第三十二、第三十三、第三十四、第三十五M0S管和電容C構成，將CTAT電壓產生電路產生的 CTAT電流與PTAT電壓產生電路產生的PTAT電流進行疊加，采用共源共柵電流鏡，抑制電源 噪聲，得到一個具有零溫漂的電流源，利用由第三十四、第三十五M0S管組成的有源支路（即 有源電阻），輸出一個零