半導體器件的制作方法
【技術領域】
[0001]本發明涉及半導體集成電路制作技術領域，具體而言，涉及一種半導體器件的制作方法。
【背景技術】
[0002]在半導體器件微型化、高密度化、高速化、高可靠化和系統集成化等需求的推動下，半導體器件的最小特征關鍵尺寸一直在不斷縮小，導致各種實際的限制和技術挑戰開始出現。其中，柵極的形成過程是決定該柵極是否具有高介電常數的重要環節之一。目前，后柵工藝被廣泛應用到半導體器件的制作中，下面具體描述采用后柵工藝制作半導體器件的具體步驟:
[0003]如圖1至圖4所示，首先，在襯底10上依次形成偽柵20和硬掩膜層21，進而形成如圖1所示的基體結構；然后，在偽柵20和硬掩膜層21的側壁上形成依次偏移側墻壁34和主側墻層35，進而形成如圖2所示的基體結構；接下來，在偽柵20兩側的襯底10中形成源漏極(圖中未示出)，并去除主側墻層35和硬掩膜層21，進而形成如圖3所示的基體結構，當然，也可以保留主側墻層35 ;最后，去除偽柵20形成通孔，并在通孔中形成柵極40，進而形成如圖4所示的基體結構。為使附圖更簡潔，圖1至圖4所示的基體結構均未繪制剖面線。
[0004]在上述制作方法中，柵極40的填充能力受到越來越大的挑戰，尤其是針對柵極40的深寬比大于2的情況，通過在兩偏移側墻壁34之間沉積所形成的柵極40的性能不太可靠，易產生缺陷，此外，在同一條件下形成的多個柵極40的性能也不盡相同，導致同一半導體器件上的不同柵極40缺乏一致性，上述各結果均會導致半導體器件的整體性能不穩定。目前，針對上述問題還沒有有效的解決辦法。

【發明內容】

[0005]本發明旨在提供一種柵極的性能更好更穩定的半導體器件的制作方法。
[0006]為了實現上述目的，本發明提供了一種半導體器件的制作方法，包括如下步驟:提供襯底；在襯底上形成偽柵；在偽柵的兩個側壁上均形成側墻；對兩個側墻進行擴口處理；完全去除偽柵；在兩個側墻之間形成柵極。
[0007]進一步地，進行擴口處理的步驟進一步包括:去除兩個側墻中的至少一個側墻的第一部分，以使兩個側墻之間的部分或全部間隙變大，第一部分的所在位置位于對應的側墻的背離襯底的一側。
[0008]進一步地，去除側墻的第一部分的步驟進一步包括:去除各側墻的第一部分，兩個第一部分的所在位置相對應。
[0009]進一步地，去除側墻的第一部分的步驟進一步包括:側墻在第一部分被去除之后形成導向面。
[0010]進一步地，導向面為平面結構。
[0011]進一步地，去除側墻的第一部分的步驟進一步包括:第一部分的延伸長度大于或等于偽柵的延伸長度。
[0012]進一步地，進行擴口處理的步驟在完全去除偽柵的步驟之前實施。
[0013]進一步地，在形成側墻之后并且在進行擴口處理之前還包括:去除偽柵的第二部分，偽柵被去除第二部分之后的剩余部分的高度小于側墻的高度。
[0014]進一步地，各側墻均包括:層間介質層和側壁層，側墻的側壁層位于該側墻的層間介質層和偽柵之間，第一部分位于側壁層上。
[0015]進一步地，形成側壁層的步驟進一步包括:兩個側壁層相對的表面彼此平行。
[0016]進一步地，各側壁層均包括:偏移側墻壁、主側墻層以及位于偏移側墻壁和主側墻層之間的粘附層，側壁層的偏移側墻壁位于該側壁層的主側墻層和偽柵之間，偏移側墻壁的高度小于粘附層的高度，第一部分位于粘附層上。
[0017]進一步地，形成柵極之后還包括:對柵極和側墻進行平坦化。
[0018]進一步地，采用化學機械拋光的方式進行平坦化。
[0019]進一步地，采用干法刻蝕的方式進行擴口處理。
[0020]應用本發明的技術方案，由于在形成柵極之前，對兩個側墻進行擴口處理。至少使兩個側墻的開口部分被擴大，也就是說，兩個側墻至少在遠離襯底的位置處的間隙變大，因此，形成柵極的工藝窗口變大，在兩個側墻之間形成柵極時，用于形成柵極的離子會更容易且更均勻地進入兩個側墻之間，從而使形成的柵極的性能更好更穩定，缺陷更少。此外，多個變大之后的工藝窗口在同一條件下形成的多個柵極的性能也基本相同，提高了該多個柵極的一致性。上述結果均會使得半導體器件的整體性能更穩定。由上述分析可知，本發明的半導體器件的制作方法使得半導體器件的整體性能更穩定。
【附圖說明】
[0021]構成本申請的第一部分的說明書附圖用來提供對本發明的進一步理解，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中:
[0022]圖1示出了現有技術中在襯底上依次形成偽柵和硬掩膜層后基體的剖面結構示意圖；
[0023]圖2示出了在圖1中偽柵和硬掩膜層的側壁上形成依次偏移側墻壁和主側墻層后基體的剖面結構示意圖；
[0024]圖3示出了在圖2中偽柵兩側的襯底中形成源漏極，并去除主側墻層和硬掩膜層后基體的剖面結構示意圖；
[0025]圖4示出了去除圖3中偽柵形成通孔并在通孔中形成柵極后基體的剖面結構示意圖；
[0026]圖5示出了根據本發明的半導體器件的制作方法的實施例的的流程示意圖；
[0027]圖6示出了圖5流程示意圖中，提供襯底后基體的剖面結構示意圖；
[0028]圖7示出了在圖6中襯底上形成偏移側墻壁預備層后基體的剖面結構示意圖；
[0029]圖8示出了在圖7中襯底上形成偏移側墻壁后基體的剖面結構示意圖；
[0030]圖9示出了在圖8中襯底上形成主側墻層以及粘附層后基體的剖面結構示意圖；
[0031]圖10示出了在圖9中襯底上形成源漏極后基體的剖面結構示意圖；
[0032]圖11示出了在圖10中襯底上形成層間介質層后基體的剖面結構示意圖；
[0033]圖12示出了在圖11中襯底上進行平坦化后基體的剖面結構示意圖；
[0034]圖13示出了在圖12中襯底上去除偽柵的第二部分后基體的剖面結構示意圖；
[0035]圖14示出了在圖13中襯底上去除側墻的第一部分后基體的剖面結構示意圖；
[0036]圖15示出了在圖14中襯底上完全去除偽柵后基體的剖面結構示意圖；
[0037]圖16示出了在圖15中襯底上形成柵極后基體的剖面結構示意圖；
[0038]圖17示出了在圖16中襯底上進行平坦化后基體的剖面結構示意圖；
[0039]圖18示出了在圖13中襯底上以另一種方式去除側墻的第一部分后基體的剖面結構示意圖。
[0040]其中，上述圖中的附圖標記如下:
[0041]10、襯底；20、偽柵；21、硬掩膜層；22、第二部分的所在位置；30、側墻；31、第一部分的所在位置；32、層間介質層；33、側壁層；34、偏移側墻壁；35、主側墻層；36、粘附層；40、柵極；41、偏移側墻壁預備層；42、源漏極。
【具體實施方式】
[0042]需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結合實施例來詳細說明本發明。
[0043]需要注意的是，這里所使用的術語僅是為了描述【具體實施方式】，而非意圖限制根據本申請的示例性實施方式。如在這里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式，此外，還應當理解的是，當在本說明書中使用屬于“包含”和/或“包括”時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。
[0044]為了便于描述，在這里可以使用空間相對術語，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用來描述如在圖中所示的一個器件或特征與其他器件或特征的空間位置關系。應當理解的是，空間相對術語旨在包含除了器件在圖中所描述的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他器件或構造上方”或“在其他器件或構造之上”的器件之后將被定位為“在其他器件或構造下方”或“在其他器件或構造之下”。因而，示例性術語“在……上方”可以包括“在……上方”和“在……下方”兩種方位。該器件也可以其他不同方式定位(旋轉90度或處于其他方位)，并且對這里所使用的空間相對描述作出相應解釋。
[0