一種肖特基二極管的制造工藝方法
【專利摘要】本發明公開了一種肖特基二極管的制造工藝方法，包括如下工藝步驟：1）在N+硅基片正面依次生長N-外延層、非摻雜的氧化硅、氮化硅硬掩膜層，光刻、干法刻蝕氮化硅硬掩膜層，形成底部斜切口；2）N-外延層上干法刻蝕深溝槽；3）熱氧化法生長柵極氧化膜；4）溝槽填充多晶硅；5）回刻多晶硅，氮化硅硬掩膜層上方多晶硅全部去除，溝槽內多晶硅刻蝕到該硬掩膜層的2/3處；6）去除氮化硅硬掩膜層，停止在柵極氧化膜上，剩余多晶硅形貌呈T型；7）N+硅基片正面沉積接觸孔介質膜；8）刻蝕接觸孔介質膜，停止在N-外延層上，形成U形柵極氧化膜；9）淀積金屬陽極和金屬陰極。本發明解決了現有工藝導致器件漏電增大和BV電壓偏低的問題。
【專利說明】一種肖特基二極管的制造工藝方法

【技術領域】
[0001] 本發明涉及半導體集成電路制造工藝，尤其涉及一種肖特基二極管的制造工藝方 法。

【背景技術】
[0002] 溝槽MOS型肖特基二極管因為其正向導通電阻小，反向偏壓漏電小的特性，被廣 泛應用在整流器等電力器件中。現有的工藝流程如圖IA到圖IH所示，采用如下步驟：（1) 如圖IA所不，在N+娃基片101上使用外延的方法生長一層N-外延層102。用化學氣相沉 積工藝生長一層硬掩膜層二氧化硅103,厚度在1000A-3000A，然后光刻和干法刻蝕該硬掩 膜層二氧化硅103,去膠，干法刻蝕形成硅溝槽的圖形。（2)如圖IB所示，用濕法刻蝕去除 該硬掩膜層二氧化硅103,可以使用BOE等刻蝕二氧化硅的藥液。（3)如圖IC所示，使用熱 氧化法生長一層柵極氧化膜105,因為這層氧化膜和器件的反向耐壓有直接關系，所以要選 用氧化膜質量較好的熱氧化法，厚度一般在800-4000A之間。（4)如圖ID所示，用化學氣 相沉積法填充多晶硅106。（5)如圖IE所示，干法刻蝕多晶硅106,在非溝槽區域，刻蝕停 止在柵極氧化膜105上，在溝槽區域，多晶硅在溝槽內有500-3000A的刻蝕量。（6)如圖IF 所示，用化學氣相沉積法沉積接觸孔（Contact)介質膜107,一般這層介質膜是摻雜硼或者 是磷的氧化膜，用于吸收金屬離子等雜質，厚度在4000-10000A之間。（7)如圖IG所示，光 刻工藝定義出需要刻蝕的區域，用干法或者濕法刻蝕定義出接觸孔區域，因為柵極氧化膜 105和接觸孔介質膜107沒有選擇比，同時接觸孔刻蝕要保證一定的過刻蝕量以保證沒有 氧化膜殘留，所以在硅片表面柵極氧化膜區域形成一個凹形的溝槽，這個凹槽介于N-外延 層102和硅溝槽內填充的多晶硅106之間。（8)如圖IH所示，用化學氣相沉積（CVD)或者 物理氣相沉積（PVD)方法沉積一層金屬阻障層110和金屬陽極108,最后在N+硅基片101 背面形成金屬陰極109。因為前面提到的凹槽的存在，金屬會填充在凹槽中，在溝槽之間的 硅平臺邊緣會形成尖銳的半導體和金屬接觸，造成一定程度的漏電問題。


【發明內容】

[0003] 本發明解決的技術問題是提供一種肖特基二極管的制造工藝方法，解決現有工藝 在接觸孔刻蝕過程中溝槽柵極氧化膜在溝槽頂部的凹槽會導致溝槽MOS型肖特基二極管 器件的漏電增大和BV電壓偏低的問題。
[0004] 為解決上述技術問題，本發明提供一種肖特基二極管的制造工藝方法，包括如下 工藝步驟：
[0005] (1)準備N+硅基片，在N+硅基片正面生長N-外延層；N-外延層上面生長非摻雜 的氧化硅，在非摻雜的氧化硅上方淀積氮化硅硬掩膜層，并進行圖形化工藝，干法刻蝕氮化 硅硬掩膜層，刻蝕后形成底部斜切口形狀；
[0006] (2)去除光刻膠后，再通過干法刻蝕刻蝕出深溝槽，N-外延層上形成了規律排列的 溝槽；
[0007] (3)熱氧化法生長柵極氧化膜；
[0008] (4)溝槽中填充多晶硅；
[0009] (5)以氮化硅硬掩膜層作為刻蝕停止層回刻多晶硅，將氮化硅硬掩膜層上方的多 晶硅全部去除掉，溝槽內多晶硅刻蝕到氮化硅硬掩膜層的2/3處；
[0010] (6)去除氮化硅硬掩膜層，刻蝕停止在柵極氧化膜上，由于多晶硅回刻刻蝕到氮化 硅硬掩膜層2/3處，去除氮化硅硬掩膜層后剩余多晶硅形貌呈T型；
[0011] (7)在N+硅基片正面沉積一層接觸孔介質膜；
[0012] (8)刻蝕接觸孔介質膜，停止在N-外延層上，T型多晶硅之下的柵極氧化膜得以保 留，形成U形的柵極氧化膜；
[0013] (9)在N+硅基片正面淀積金屬陽極，在N+硅基片背面淀積金屬陰極。
[0014] 進一步地，步驟（1)中，所述N-外延層的厚度在5-10μm，摻雜濃度在1E12到 lE15cm3 之間。
[0015] 進一步地，步驟（1)中，所述的非摻雜的氧化硅采用熱氧化法或常壓化學氣相沉積 法生長，其厚度在150-500A之間；所述氮化硅硬掩膜層采用化學氣相沉積法淀積，其厚度 在 1000-4500A之間。
[0016] 進一步地，步驟（1)中，所述氮化硅硬掩膜層的干法刻蝕采用雙功率源刻蝕設備， 包含上部電源功率和偏轉功率；所述干法刻蝕分前段刻蝕和后段刻蝕，具體刻蝕參數設置 為：前段刻蝕中，腔體壓力為10?50毫托，上部電源功率為300?850W，偏轉功率為55? 250W，碳氟系氣體流量為50?250sccm;后段刻蝕的刻蝕參數：壓力為40?100毫托，上部 電源功率為600?900W，偏轉功率為40?100W，碳氟系氣體流量為10?300sccm。
[0017] 進一步地，步驟（2)中，所述溝槽的深度在1μm-4μm之間。
[0018] 進一步地，步驟（3)中，所述柵極氧化膜的厚度在500-4000A。
[0019] 進一步地，步驟（6)中，所述去除氮化硅硬掩膜層采用濕法刻蝕，濕法藥液是熱磷 酸。
[0020] 進一步地，步驟（9)中，所述金屬陽極的膜層結構是單層金屬A1，或者是Ti/TiN/ Al的多層金屬結構。
[0021] 進一步地，步驟（9)中，如所述金屬陽極的膜層結構是Ti/TiN/Al的多層金屬結 構，則所述金屬陽極在沉積后可增加一步退火工藝，退火條件為690°C，N2, 30s。
[0022] 和現有技術相比，本發明具有以下有益效果：對于溝槽MOS型肖特基二極管器件， 傳統工藝在接觸孔刻蝕過程中溝槽柵極氧化膜在溝槽頂部的凹槽會導致器件漏電增大，BV 電壓降低的問題。本發明通過避免溝槽柵極氧化膜凹槽的形貌甚至是形成凸出的U形溝槽 柵氧化膜的形貌，來改善肖特基二極管的漏電和耐壓問題。為了制造出上述物理形貌，本發 明通過優化深溝槽硬質掩膜的形貌，形成切口形貌，制造出具有絕緣層突出特征的結構，避 免了漏電和BV偏低的問題。經實驗測試驗證，本發明的溝槽MOS型肖特基二極管的initial leakage(初始漏電）從KT3A降低到KT6A的水平，ImA時VR在100V以上，BV面內均一性 有顯者提商。

【專利附圖】

【附圖說明】
[0023] 圖IA-圖IH是現有的工藝流程的斷面示意圖；其中，圖IA是現有的工藝流程的步 驟（1)完成后的斷面示意圖；圖IB是現有的工藝流程的步驟（2)完成后的斷面示意圖；圖 IC是現有的工藝流程的步驟（3)完成后的斷面示意圖；圖ID是現有的工藝流程的步驟（4) 完成后的斷面示意圖；圖IE是現有的工藝流程的步驟（5)完成后的斷面示意圖；圖IF是現 有的工藝流程的步驟（6)完成后的斷面示意圖；圖IG是現有的工藝流程的步驟（7)完成后 的斷面示意圖；圖IH是現有的工藝流程的步驟（8)完成后的斷面示意圖；
[0024] 圖2A-圖21是本發明的工藝流程的斷面示意圖；其中，圖2A是本發明方法的步驟 (1)完成后的示意圖；圖2B是本發明方法的步驟（2)完成后的示意圖；圖2C是本發明方法 的步驟（3)完成后的示意圖；圖2D是本發明方法的步驟（4)完成后的示意圖；圖2E是本 發明方法的步驟（5)完成后的示意圖；圖2F是本發明方法的步驟（6)完成后的示意圖；圖 2G是本發明方法的步驟（7)完成后的示意圖；圖2H是本發明方法的步驟（8)完成后的示 意圖；圖21是本發明方法的步驟（9)完成后的示意圖；
[0025] 圖中附圖標記說明如下：
[0026] 101是N+娃基片；102是N-外延層；103是二氧化娃；104是氣化娃硬掩膜層；105 是柵極氧化膜；106是多晶娃；107是接觸孔介質膜；108是金屬陽極；109是金屬陰極；110 是金屬阻障層。

【具體實施方式】
[0027] 下面結合附圖和實施例對本發明作進一步詳細的說明。
[0028] 參考圖2A-圖21，描述了一個實現本發明的實施例。
[0029] 本發明一種肖特基二極管的制造工藝方法，包括如下步驟：
[0030] (1)如圖2A所示，N+硅基片101是高摻雜N型的半導體基片，在N+硅基片101的 正面外延生長（印i) 一層低摻雜N型單晶硅，形成N-外延層102,N-外延層102的厚度在 5-1(^111之間，摻雜濃度在巧12-巧15〇^3之間。在^外延層102上面生長一層150-50(^ 的二氧化硅103,這一層二氧化硅103主要作用是消除氮化硅硬掩膜層和硅基板由于膨脹 系數不同造成的應力問題，這一層氧化膜可以采用熱氧化法生長，也可以采用常壓化學氣 相沉積法生長。二氧化硅103上方使用化學氣相沉積方法沉積1000-4500A的氮化硅硬掩 膜層4,其厚度主要由刻蝕溝槽的深度決定。接著光刻膠圖形化和干法刻蝕氮化硅硬掩膜 層4,此步干法刻蝕分前段刻蝕和后段刻蝕，前段刻蝕形成相對垂直的刻蝕圖形，刻蝕厚度 在氮化硅硬掩膜層4的2/3處，在所述后段刻蝕中改變刻蝕參數使側向性刻蝕增強（即對邊 緣的刻蝕作用加大)，從而在氮化硅硬掩膜層4底部形成斜切口結構(見圖2A)。具體的氮化 硅硬掩膜層4的干法刻蝕采用雙功率源刻蝕設備，包含上部電源功率和偏轉功率，具體刻 蝕參數設置為：前段刻蝕中，腔體壓力為10?50毫托，上部電源功率為300?850W，偏轉 功率為55?250W，碳氟系氣體(如CHF3,CF4,CH2F2,CH3F)流量為50?250sccm;后段刻蝕 的刻蝕參數：壓力為40?100毫托，上部電源功率為600?900W，偏轉功率為40?100W， 碳氟系氣體（如CHF3,CF4,CH2F2,CH3F)流量為 10 ?300sccm。
[0031] (2 )如圖2B所示，氮化硅硬掩膜層4刻蝕完去除光刻膠后，再通過干法刻蝕刻蝕出 深溝槽，N-外延層102上形成了規律排列的溝槽。溝槽深度在1μm-4μm之間。
[0032] (3)如圖2C所示，采用熱氧化法使用高溫爐管淀積500-4000A的柵極氧化膜105。
[0033] (4)如圖2D所示，使用化學氣相沉積法在溝槽內填充多晶硅106,溝槽被多晶硅填
[0034] (5)如圖2E所示，使用干法刻蝕工藝將氮化硅硬掩膜層104上方的多晶硅全部去 除掉，氮化硅硬掩膜層104是刻蝕停止層，溝槽內多晶硅刻蝕到氮化硅硬掩膜層104的2/3 處。
[0035] (6)如圖2F所示，濕法去除氮化硅硬掩膜層104,濕法藥液是熱磷酸，刻蝕停止在 二氧化硅103上。由于多晶硅只是刻蝕到氮化硅硬掩膜層104的2/3處，經過濕法去除氮 化硅硬掩膜層104后，剩余多晶硅106形貌呈T型。
[0036] (7)如圖2G所示，在N+硅基片101正面沉積一層接觸孔介質膜107。用化學氣相 沉積法沉積接觸孔介質膜107, 一般這層介質膜是摻雜硼或者是磷的氧化膜，用于吸收金屬 離子等雜質，厚度在4000-10000A之間。
[0037] (8)如圖2H所示，在接觸孔圖形化以后，采用干法刻蝕去除接觸孔介質膜107,刻 蝕停止在N-外延層102上。由于此步接觸孔介質膜刻蝕對N-外延層及多晶硅選擇比都 比較高，所以T型多晶硅之下的氧化膜得以保留，形成U形的柵極氧化膜105,避免了介于 N-外延層102和硅溝槽之間凹槽的產生，這樣就很好的隔離了溝槽和N型的漂移區。
[0038] (9)如圖21所示，在N+硅基片101正面進行金屬陽極108的沉積工藝，和晶圓背 面的沉積工藝。用化學氣相沉積（CVD)或者物理氣相沉積（PVD)方法在N+硅基片101正 面沉積一層金屬阻障層110和金屬陽極108,最后在N+硅基片101背面形成金屬陰極109。 金屬陽極108的膜層結構可以是單層金屬，例如鋁，也可以是多層金屬，例如Ti/TiN/Al。如 果有Ti/TiN，可以在Ti/TiN沉積后增加一步退火，退火條件為690°CN230s。因為步驟（8) 提到的U形的柵極氧化膜105,避免了介于N-外延層102和硅溝槽之間凹槽的產生，這樣就 很好的隔離了溝槽和N型的漂移區，從而避免造成一定程度的漏電問題。
[0039] 在傳統的溝槽MOS型肖特基二極管基礎上，在溝槽和N型的漂移區之間是氧化膜 絕緣層（即柵極氧化膜105)，這層膜的質量直接影響器件的耐壓特性，一般是用熱氧化法形 成。在溝槽之間形成一個半導體平臺，平臺和正電極接觸形成肖特基二極管。溝槽和半導體 之間的絕緣層會延伸到平臺頂部并高于肖特基二極管界面。用傳統的工藝方法在接觸孔刻 蝕（ContactEtch)時，有一定的過刻蝕量，因為刻蝕條件對氧化膜和單晶硅有高選擇比，在 半導體平臺區域是停在硅基板上，但是在溝槽絕緣膜區域有一定的損失，造成一個小溝槽， 陽極金屬會填入，造成漏電和BV偏低的問題。本發明通過改變工藝流程及優化硬質掩膜的 形貌，形成切口形貌，制造出具有絕緣層突出特征的結構（即形成U形的柵極氧化膜105)， 避免了漏電和BV偏低的問題。
【權利要求】
1. 一種肖特基二極管的制造工藝方法，其特征在于，包括如下工藝步驟： (1) 準備化娃基片，在化娃基片正面生長N-外延層；N-外延層上面生長非慘雜的氧 化娃，在非慘雜的氧化娃上方淀積氮化娃硬掩膜層，并進行圖形化工藝，干法刻蝕氮化娃硬 掩膜層，刻蝕后形成底部斜切口形狀； (2) 去除光刻膠后，再通過干法刻蝕刻蝕出深溝槽，N-外延層上形成了規律排列的溝 槽； (3) 熱氧化法生長柵極氧化膜； (4) 溝槽中填充多晶娃； (5) W氮化娃硬掩膜層作為刻蝕停止層回刻多晶娃，將氮化娃硬掩膜層上方的多晶娃 全部去除掉，溝槽內多晶娃刻蝕到氮化娃硬掩膜層的2/3處； (6) 去除氮化娃硬掩膜層，刻蝕停止在柵極氧化膜上，由于多晶娃回刻刻蝕到氮化娃硬 掩膜層2/3處，去除氮化娃硬掩膜層后剩余多晶娃形貌呈T型； (7) 在化娃基片正面沉積一層接觸孔介質膜； (8) 刻蝕接觸孔介質膜，停止在N-外延層上，T型多晶娃之下的柵極氧化膜得W保留， 形成U形的柵極氧化膜； (9) 在化娃基片正面淀積金屬陽極，在化娃基片背面淀積金屬陰極。
2. 按權利要求1所述的方法，其特征在于，步驟（1)中，所述N-外延層的厚度在 5-10 y m，慘雜濃度在lE12-lE15cm-3之間。
3. 按權利要求1所述的方法，其特征在于，步驟（1)中，所述的非慘雜的氧化娃采用熱 氧化法或常壓化學氣相沉積法生長，其厚度在巧0-加0A之間；所述氮化娃硬掩膜層采用化 學氣相沉積法淀積，其厚度在1000-4500A之間。
4. 按權利要求1所述的方法，其特征在于，步驟（1)中，所述氮化娃硬掩膜層的干法 刻蝕采用雙功率源刻蝕設備，包含上部電源功率和偏轉功率；所述干法刻蝕分前段刻蝕和 后段刻蝕，具體刻蝕參數設置為；前段刻蝕中，腔體壓力為10?50毫巧，上部電源功率為 300?850W，偏轉功率為55?250W，碳氣系氣體流量為50?250sccm ;后段刻蝕的刻蝕參 數；壓力為40?100毫巧，上部電源功率為600?900W，偏轉功率為40?100W，碳氣系氣 體流量為10?300sccm〇
5. 按權利要求1所述的方法，其特征在于，步驟（2)中，所述溝槽的深度在lym-4ym 之間。
6. 按權利要求1所述的方法，其特征在于，步驟（3)中，所述柵極氧化膜的厚度在 500-4000A。
7. 按權利要求1所述的方法，其特征在于，步驟（6)中，所述去除氮化娃硬掩膜層采用 濕法刻蝕，濕法藥液是熱磯酸。
8. 按權利要求1所述的方法，其特征在于，步驟（9)中，所述金屬陽極的膜層結構是單 層金屬A1，或者是Ti/TiN/Al的多層金屬結構。
9. 按權利要求1或8所述的方法，其特征在于，步驟（9)中，如所述金屬陽極的膜層結 構是Ti/TiN/Al的多層金屬結構，則所述金屬陽極在沉積后增加一步退火工藝，退火條件 為 690°C，噸，3〇3。
【文檔編號】H01L21/329GK104425243SQ201310382615
【公開日】2015年3月18日 申請日期:2013年8月28日 優先權日:2013年8月28日
【發明者】孫娟 申請人:上海華虹宏力半導體制造有限公司