與finfet工藝相兼容的二極管結構的制作方法
【專利摘要】本發明涉及一種實施例集成電路(如，二極管)及其制造方法。實施例集成電路包括形成在具有第一摻雜類型的襯底的上方的具有第一摻雜類型的阱，該阱包括鰭、形成在鰭的第一側的阱的上方的源極、形成在鰭的第二側的阱的上方的漏極、以及形成在鰭的上方的柵氧化物，其中，源極具有第二摻雜類型、漏極具有第一摻雜類型、以及鰭的回退區將柵氧化物和源極橫向分隔開。集成電路與FinFET制造工藝相兼容。
【專利說明】與FINFET工藝相兼容的二極管結構
【技術領域】
[0001]本發明總體上涉及半導體領域，更具體地，涉及與FINFET工藝相兼容的二極管結構。
【背景技術】
[0002]二極管是一種允許電流在一個方向通過而在另一個方向很難通過的電子器件。在現代電路設計中最常見的二極管是半導體二極管。
[0003]半導體二極管的實例包括淺溝槽隔離(STI) 二極管和柵控二極管。這兩種二極管通常具有快速的導通時間和高導率，使得它們能很好地適應于靜電放電(ESD)保護電路。
[0004]在一些案例中，利用鰭式場效應晶體管(FinFET)工藝可以形成柵控二極管。由于FinFET，使得在半導體行業中，半導體的尺寸可以越來越小而相應的FET速度可以越來越快。事實上，FinFET或多個柵極晶體管可以用于32nm的子晶體管節點中。FinFET不僅提高了面密度還增強了溝道的柵極控制。
[0005]但不幸的是，柵控二極管和STI 二極管均具有不良弊端。

【發明內容】

[0006]為解決上述問題，本發明提供了一種集成電路，包括:阱，具有第一摻雜類型，形成在具有第一摻雜類型的襯底的上方，阱包括鰭；源極，形成在阱的上方，位于鰭的第一側，源極具有第二摻雜類型；漏極，形成在阱的上方，位于鰭的第二側，漏極具有第一摻雜類型；以及柵氧化物，形成在鰭的上方，鰭的回退區將柵氧化物與源極橫向分隔開。
[0007]其中，柵氧化物僅部分地覆蓋鰭的頂面。
[0008]其中，在源極和漏極之間的鰭中限定溝道。
[0009]其中，柵氧化物覆蓋鰭的緊鄰漏極的一部分。
[0010]其中，回退區的第一寬度小于柵氧化物的第二寬度。
[0011]其中，柵氧化物的外側壁與漏極的內側壁垂直對齊。
[0012]其中，源極電連接至超過約三伏特的電壓源。
[0013]其中，漏極和柵極電連接至地線。
[0014]其中，第一摻雜類型是P型，第二摻雜類型是N型。
[0015]此外，還提供了一種集成電路，包括:講，具有第一摻雜類型，形成在具有第一摻雜類型的襯底的上方，阱包括具有鰭式頂面的鰭；源極和漏極，形成在鰭的相對兩側，源極具有第二摻雜類型，漏極具有第一摻雜類型；以及柵氧化物，覆蓋鰭式頂面的第一部分，并留出鰭式頂面的第二部分，鰭式頂面的第二部分與未被柵氧化物覆蓋的回退區相對應。
[0016]其中，在源極和漏極之間的鰭中限定溝道。
[0017]其中，鰭式頂面的第一部分緊鄰漏極。
[0018]其中，回退區由鰭形成。
[0019]其中，源極電連接至超過約三伏特的電壓源，漏極和柵極電連接至地線。[0020]其中，柵極氧化層的外側壁與漏極的內側壁垂直對齊。
[0021]其中，柵氧化物與鰭式頂面的第一部分相嚙合。
[0022]其中，回退區緊鄰源極。
[0023]此外，還提供了一種形成集成電路的方法，包括:在襯底的上方形成具有第一摻雜類型的阱，襯底具有第一摻雜類型，阱包括具有鰭式頂面的鰭；在鰭的相對側形成源極和漏極，源極具有第二摻雜類型，漏極具有第一摻雜類型；以及用柵氧化物覆蓋鰭式頂面的第一部分，并留出鰭式頂面的第二部分，鰭式頂面的第二部分與未被柵氧化物覆蓋的回退區相對應。
[0024]該方法進一步包括在源極和漏極之間形成溝道。
[0025]該方法進一步包括將源極電連接至超過約三伏特的電壓源，并將漏極和柵氧化物電連接至地線。
【專利附圖】

【附圖說明】
[0026]為了更全面地理解實施例及其優勢，現將結合附圖所進行的描述作為參考，其中:
[0027]圖1示出了傳統柵控二極管；
[0028]圖2示出了傳統淺溝槽隔離(STI) 二極管；
[0029]圖3示出了具有回退區以及與鰭式場效應晶體管(FinFET)制作工藝兼容的實施例二極管；
[0030]圖4示出了圖1所示的傳統柵控二極管的頂視圖；
[0031]圖5示出了圖2所示的傳統STI 二極管的頂視圖；
[0032]圖6示出了圖3所示的實施例二極管的頂視圖；
[0033]圖7示出了圖1所示的柵控二極管、圖2所示的STI 二極管以及圖3所述的實施例二極管的導通電阻(Ron)和反向漏電流的對比圖表；
[0034]圖8以圖形示出橫跨圖2所示柵控二極管中柵氧化物的區的電場；
[0035]圖9以圖形示出橫跨圖3所示實施例二極管中柵氧化物的區的電場；以及
[0036]圖10示出了形成圖3所示實施例二極管的方法。
[0037]除非另有說明，否則不同圖中對應的數字和符號通常指代對應部分。繪制出的圖用于清楚地說明實施例的相關方面，且無需按比例繪制。
【具體實施方式】
[0038]下面，詳細討論本發明的優選實施例的制造和使用。然而，應該理解，本發明提供了許多可以在各種具體環境中實現的可應用的概念。所討論的具體實施例僅僅示出了制造和使用本發明的具體方式，而不用于限制本發明的范圍。
[0039]通過具體環境中的優選實施例來描述本公開，即與FinFET工藝相兼容的二極管結構。但是，本公開也應用于其他集成電路、電子結構等。
[0040]參見圖1，示出了使用FinFET工藝形成的傳統柵控二極管10以供參考。如圖所示，傳統柵控二極管10包括支撐阱14 (如，P阱)的襯底12(如，P型襯底)。鰭16(或阱14的部分)設置在源極18 (如，重摻雜N型源極)和漏極20 (如，重摻雜P型漏極)。如圖所示，柵氧化物22(如，柵極)設置在鰭16的上方。此外，輸入/輸出端(10)24電連接至源極18，且地線26 (Vss)電連接至柵極22和漏極20。
[0041 ] 不幸的是，當圖1所示的柵控二極管10用于超速傳動應用(overdriveapplication)時,會出現過應力問題(overstress issue)。例如，當超過大約三伏特(如，3.3V)的電壓供給1024時，柵氧化物22過應力且可能消失。同樣地，柵控二極管10可能會出現性能退化或完全失效。
[0042]參見圖2，也示出了傳統淺溝槽隔離(STI) 二極管28以供參考。如圖所示，傳統STI 二極管28包括支持阱32 (如，P阱)的襯底30 (如，P型襯底)。淺溝槽隔離(STI) 34的袋狀區形成在源極36 (如，重摻雜N型源極)和漏極38 (如，重摻雜P型漏極)之間。輸入/輸出端(10)40電連接至源極36，且地線42 (Vss)電連接至漏極38。
[0043]雖然圖2所示的STI 二極管28能夠避免過應力條件對圖1所示的柵控二極管10產生不良影響，但是和柵控二極管10相比，STI 二極管28具有相對較大的導通電阻(Ron)。由于較大的導通電阻，STI 二極管28可能會出現性能退化現象。此外，STI 二極管28會出現禁區(area penalty)。
[0044]參見圖3，示出了與FinFET形成工藝相兼容的實施例二極管44。如圖所示，實施例二極管44包括襯底46、限定鰭50的阱48、源極52、漏極54、和柵氧化物56 (如，柵極)。在一個實施例中，由娃或含娃材料形成襯底46。在一個實施例中,襯底46和講48分別摻雜為P型。在一個實施例中，阱48可能比襯底46更重摻雜。
[0045]如圖所示，源極52通常形成在阱48的上方且設置在鰭50的第一側58，而漏極54通常形成在阱48的上方且設置在鰭50的第二側60。換言之，源極52和漏極54設置在鰭50的相對側。在一個實施例中，源極52摻雜為N型。在一個實施例中，漏極54摻雜為P型。在一個實施例中，漏極54比阱48和/或襯底46更重摻雜。
[0046]在一個實施例中，源極52電連接至電壓源62,如圖3中所不的輸入/輸出端(I/
O)。在一個實施例中，電壓源62提供超過約三伏特(如，3.3V)的電壓。在一個實施例中，漏極54和柵氧化物56分別接地線64，如圖3所示的Vss。由于這些電連接，溝槽66可形成在位于源極52和漏極54之間的鰭50中且在其中穿過。
[0047]仍參見圖3，柵氧化物56通常形成在鰭50的上方。在一個實施例中，柵氧化物56與鰭50相嚙合或毗鄰。如圖3所示，鰭50的回退區68將柵氧化物56和源極52橫向分隔開。相似地，柵氧化物56通常覆蓋鰭式頂面70的第一部分且留有與未被柵氧化物56覆蓋的回退區68相對應的鰭式頂面70的第二部分。換言之，柵氧化物56只覆蓋鰭50的鰭式頂面70的一部分。
[0048]在一個實施例中，柵氧化物56覆蓋緊鄰漏極54的鰭50的一部分。事實上，在一個實施例中，柵氧化物56的外側壁通常與漏極54的內側壁垂直對齊。在一個實施例中，回退區68緊鄰源極52。在一個實施例中，回退區68的寬度小于柵氧化物56的寬度。
[0049]參見圖4，提供了圖1所示的柵控二極管10的頂視圖。如圖4所示，設置在源極18和漏極20之間的柵氧化物22的寬度大約為136nm。參見圖5，示出了圖2所示的STI 二極管28的頂視圖。如圖5所示，源極36和漏極38之間的Epi塊的寬度大約為144nm，相鄰鰭之間的側空間大約為66nm，以及投影在Epi塊中的鰭的長度大約為39nm。
[0050]參見圖6，提供了圖3所示的實施例二極管44的頂視圖。如圖6所示，Epi塊的寬度大約為144nm，而柵氧化物56的寬度大約為36nm。同樣地，實施例二極管44中的鰭的未覆蓋部分的寬度是108nm。根據期望的器件參數，實施例二極管44也可有其他尺寸，而圖6所示的尺寸并不用于限制的目的。
[0051]參見圖7，示出了柵控二極管10、STI 二極管28以及實施例二極管44的導通電阻(Ron)和反向漏電流的對比圖表72。如圖表72所示，實施例二極管44的導通電阻與柵控二極管10的導通電阻相似，但遠遠小于STI 二極管28的導通電阻。此外，實施例二極管44的反向漏電流與STI 二極管28的反向漏電流相似，但遠遠小于柵控二極管10的反向漏電流。很顯然，需要測量圖7所示的圖表72的反向漏電流，同時提供了約3.3V的電壓。
[0052]參見圖8，提供了橫跨圖2所示的柵控二極管10中柵氧化物56的區的電場的圖示74。如圖所示，電場相對很強。參見圖9，提供橫跨圖3所示的實施例二極管44中柵氧化物56的區的電場的圖示76。如圖所示,不再顯示圖8所示的強電場。
[0053]參見圖10，示出了形成圖3所示實施例二極管44的方法80。在方框82中，具有第一摻雜類型的阱形成在具有第一摻雜類型的襯底的上方。阱包括具有鰭式頂面70的鰭50。在方框84中，源極52和漏極54形成在鰭50的相對側。源極52具有第二摻雜類型，而漏極54具有第一摻雜類型。在方框86中，柵氧化物56覆蓋鰭式頂面70的第一部分，且留有與未被柵氧化物56覆蓋的回退區68相對應的鰭式頂面70的第二部分。
[0054]基于以上描述，應該了解，與傳統二極管(如圖1所示的柵控二極管10和圖2所示的STI 二極管28)相比，實施例二極管44提供了很多優點。例如，當提供相對高壓(如，
3.3V)時，實施例二極管44不會出現過應力問題。此外，與柵控二極管10相比，實施例二極管44具有較低的反向漏電流。實施例二極管44也具有導通電阻(Ron)，該導通電阻大約是STI 二極管28的導通電阻的三分之一。此外，當形成實施例二極管44時，無需附加的掩模或工藝。
[0055]一個實施例集成電路包括形成在具有第一摻雜類型的襯底之上的具有第一摻雜類型的阱，其中阱包括鰭、形成在位于鰭的第一側的阱的上方的源極、形成在位于鰭的第二側的阱的上方的漏極、以及形成在鰭的上方的柵氧化物，其中，該源極具有第二摻雜類型，該漏極具有第一摻雜類型，以及鰭的回退區將柵氧化物和源極橫向分隔開。
[0056]一個實施例包括形成在具有第一摻雜類型的襯底之上的具有第一摻雜類型的阱，其中阱包括具有鰭式頂面的鰭、形成在鰭的相對側的源極和漏極、以及覆蓋鰭式頂面的第一部分且留有與未被柵氧化物覆蓋的回退區相對應的鰭式頂面的第二部分，其中，源極具有第二摻雜類型和漏極具有第一摻雜類型。
[0057]—種形成集成電路的實施例方法包括:在具有第一摻雜類型的襯底的上方形成具有第一摻雜類型的阱，其中阱包括具有鰭式頂面的鰭；在鰭的相對側形成源極和漏極，其中源極具有第二摻雜類型，且漏極具有第一摻雜類型；以及柵氧化物覆蓋鰭式頂面的第一部分且留有與未被柵氧化物覆蓋的回退區相對應的鰭式頂面的第二部分。
[0058]雖然本公開提供了說明性實施例，但是本篇描述并不構成限制意義。這些說明性實施例的不同修改和組合以及其他實施例，對于本領域的普通技術人員來說是顯而易見的。因此，所附權利要求涵蓋任何這樣的修改或實施例。
【權利要求】
1.一種集成電路，包括: 阱，具有第一摻雜類型，形成在具有所述第一摻雜類型的襯底的上方，所述阱包括鰭； 源極，形成在所述阱的上方，位于所述鰭的第一側，所述源極具有第二摻雜類型； 漏極，形成在所述阱的上方，位于所述鰭的第二側，所述漏極具有所述第一摻雜類型；以及 柵氧化物，形成在所述鰭的上方，所述鰭的回退區將所述柵氧化物與所述源極橫向分隔開。
2.根據權利要求1所述的集成電路，其中，所述柵氧化物僅部分地覆蓋所述鰭的頂面。
3.根據權利要求1所述的集成電路，其中，在所述源極和所述漏極之間的所述鰭中限定溝道。
4.根據權利要求1所述的集成電路，其中，所述柵氧化物覆蓋所述鰭的緊鄰所述漏極的一部分。
5.根據權利要求1所述的集成電路，其中，所述回退區的第一寬度小于所述柵氧化物的第二寬度。
6.根據權利要求1所述的集成電路，其中，所述柵氧化物的外側壁與所述漏極的內側壁垂直對齊。
7.根據權利要求1所述的集成電路，其中，所述源極電連接至超過約三伏特的電壓源。
8.根據權利要求1所述的集成電路，其中，所述漏極和所述柵極電連接至地線。
9.一種集成電路，包括: 阱，具有第一摻雜類型，形成在具有所述第一摻雜類型的襯底的上方，所述阱包括具有鰭式頂面的鰭； 源極和漏極，形成在所述鰭的相對兩側，所述源極具有第二摻雜類型，所述漏極具有所述第一摻雜類型；以及 柵氧化物，覆蓋所述鰭式頂面的第一部分，并留出所述鰭式頂面的第二部分，所述鰭式頂面的第二部分與未被所述柵氧化物覆蓋的回退區相對應。
10.一種形成集成電路的方法，包括: 在襯底的上方形成具有第一摻雜類型的阱，所述襯底具有所述第一摻雜類型，所述阱包括具有鰭式頂面的鰭； 在所述鰭的相對側形成源極和漏極，所述源極具有第二摻雜類型，所述漏極具有所述第一摻雜類型；以及 用柵氧化物覆蓋所述鰭式頂面的第一部分，并留出所述鰭式頂面的第二部分，所述鰭式頂面的第二部分與未被所述柵氧化物覆蓋的回退區相對應。
【文檔編號】H01L29/78GK103855156SQ201310064398
【公開日】2014年6月11日 申請日期:2013年2月28日 優先權日:2012年11月29日
【發明者】蔡宗哲, 張伊鋒, 李介文 申請人:臺灣積體電路制造股份有限公司