用于銅阻擋層應用的摻雜的氮化鉭的制作方法
【專利摘要】本發明描述摻雜的TaN薄膜以及用于提供摻雜的TaN薄膜的方法。用Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和/或V摻雜TaN薄膜得以增強TaN薄膜的銅阻擋性質。還描述提供薄膜的方法，該薄膜具有第一層和第二層，該第一層包含摻雜的TaN，該第二層包含Ru和Co中之一或更多者，且選擇性地摻雜該第二層。
【專利說明】用于銅阻擋層應用的摻雜的氮化鉭
[0001]領域
[0002]本發明一般涉及半導體裝置中的阻擋層和形成該阻擋層的方法。更特定言之，所公開的方法涉及包含TaN與選擇的摻雜劑的薄膜。
[0003]背景
[0004]微電子裝置(如半導體或集成電路)可以包括數以百萬計的電子電路裝置，所述電子電路裝置諸如是晶體管、電容器等。為了進一步提高集成電路上的裝置密度，需要甚至更小的特征尺寸。為了實現這些更小的特征尺寸，必須縮小導線、過孔與互連結構、柵極等的尺寸。也需要可靠地形成多層次互連結構結構來提高電路密度和品質。制造技術的進展已使得可用銅形成導線、互連結構、過孔和其他結構。然而，隨著特征尺寸縮小和銅互連結構的使用增加，互連結構結構中的電遷移變成了需要克服的更大障礙。
[0005]氮化鉭(TaN)在膜厚大于IOA時是銅阻擋層，其中該薄膜是連續的。然而，因為Ta原子的直徑約為4A，故約5A厚的TaN薄膜是不連續的。對于需要更薄的TaN的較小節點，TaN本身可能是不連續的薄膜，因而限制了 TaN的銅阻擋性能。目前的方法是在TaN層頂部上包括Ta層，Ta層作為銅的濕潤層，并提供阻擋薄膜的連續性。然而，對于較小的節點(小于32nm)，此方法會導致較大的線電阻，因此不是適當的解決方案。
[0006]因此，需要可作為有效的銅阻擋層的薄層。
[0007]發明概述
[0008]本發明的一個態樣涉及一種在微電子裝置中形成互連結構的方法，該方法包括以下步驟:提供上面設置有介電層的基板，該介電層具有一個或更多個溝槽和/或過孔，該溝槽和/或過孔具有開口、側壁和底部；在至少一部分該溝槽和/或過孔的該側壁和/或底部上沉積阻擋層，該阻擋層包含TaN和一種或更多種摻雜劑，以提供內襯的溝槽和/或過孔；和在該內襯的溝槽和/或過孔中沉積含Cu的導電材料。根據此態樣的一個或更多個實施例，所述一種或更多種摻雜劑選自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V。在一些實施例中，該摻雜劑包含Mn。在其他的實施例中，該摻雜劑包含Ru、Cu和Co中之一或更多者。根據一個或更多個實施例，該導電材料進一步包含Mn。
[0009]一個或更多個實施例提供了沉積該阻擋層包括沉積交替的層，所述交替的層包含TaN和摻雜劑。在其他的實施例中，沉積該阻擋層包含沉積TaN層和使該摻雜劑擴散進入該TaN 層。
[0010]在一個或更多個實施例中，該方法進一步包括在沉積該含Cu的導電材料之前使該阻擋層暴露于等離子體處理。在某些實施例中，該等離子體包含抱41*、順3、!12和隊中之一或更多者。
[0011]本發明的另一個態樣涉及一種在微電子裝置中形成互連結構的方法，該方法包括以下步驟:提供上面配置有介電層的基板，該介電層具有一個或更多個溝槽和/或過孔，該溝槽和/或過孔具有開口、側壁和底部；在至少一部分該溝槽和/或過孔的該側壁和/或底部上沉積第一層，該第一層包含TaN和一種或更多種第一摻雜劑，以提供內襯的溝槽和/或過孔；在該第一層上沉積第二層，該第二層包含Ru和Co中之一或更多者；和在該內襯的溝槽和/或過孔中沉積含Cu的導電材料。
[0012]根據此態樣的一個或更多個實施例,該一種或更多種第一摻雜劑選自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V。在一些實施例中，該第一摻雜劑包含Mn。在其他的實施例中，該第一摻雜劑包含Ru、Cu和Co中之一或更多者。根據一個或更多個實施例，該導電材料進一步包含Mn。一個或更多個實施例提供了該第二層進一步包含一種或更多種第二摻雜劑，該第二摻雜劑選自Mn、Al、Mg、Cr、Nb、Ti和V。
[0013]在一個或更多個實施例中，該第一層是通過沉積交替的層所沉積，所述交替的層包含TaN和該第一摻雜劑。在某些實施例中，該第二層是通過沉積交替的層所沉積，所述交替的層包含Ru或Co和該第二摻雜劑。
[0014]根據一個或更多個實施例，此態樣的方法進一步包括在沉積該導電材料之前使該第一層和/或第二層暴露于等離子體處理。在某些實施例中，該等離子體包含He、Ar、NH3、4和隊中之一或更多者。
[0015]本發明的又一個態樣提供一種微電子裝置，包括:上面配置有介電層的基板，該介電層具有一個或更多個溝槽和/或過孔，該溝槽和/或過孔具有開口、側壁和底部；內襯于至少一部分該溝槽和/或過孔的該側壁和/或底部上的第一層，該第一層包含TaN和一種或更多種摻雜劑，該摻雜劑選自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V ;包含Ru和Co中之一或更多者的第二層，且該第二層位于該第一層上；以及含Cu的導電材料,該導電材料填充該內襯的溝槽和/或過孔。根據一個或更多個實施例，該第一層的厚度小于10埃。
[0016]在此態樣的一個或更多個實施例中，該導電材料進一步包含Mn。在某些實施例中，該導電材料包含重量百分比小于2%的Mn。
[0017]此態樣的一個或更多個實施例提供了該第二層進一步包含一種或更多種摻雜劑，該摻雜劑選自Mn、Al、Mg、Cr、Nb、Ti和V。
[0018]附圖簡要說明
[0019]為了更詳細了解上述本發明的特征，可參照實施例對以上概述的
【發明內容】
做更詳細的描述，其中某些實施例說明于隨附附圖。然而，應注意的是，隨附附圖僅說明本發明典型的實施例，因此不應將所述隨附附圖視為限制本發明的范圍，因本發明可認可其他等同有效的實施例。
[0020]圖1A和圖1B圖示根據本發明的一個或更多個實施例的在沉積阻擋層和導電填充材料之前和之后的介電層；和
[0021]圖2圖示根據本發明的一個或更多個實施例的具有第一層、第二層和導電填充材料的介電層。
[0022]圖3圖示來自各種阻擋層薄膜的偏壓熱應力測試的結果。
[0023]具體描述
[0024]在描述本發明的幾個示例性實施例之前，應了解到，本發明并不限于在以下的說明中提出的結構或處理步驟的細節。本發明能夠有其他的實施例并且能夠被以各種方式實施或進行。雖然在以下描述中具體提及溝槽，但將了解到，本文中描述的處理、薄膜和裝置可能涉及相似的結構，如過孔、娃通孔(through-silicon-vias ；TSV)、雙鑲嵌結構和類似者。
[0025]本發明的一個態樣涉及包括基板、介電層、阻擋層和導電材料的微電子裝置。圖1A描繪微電子裝置100的實施例，微電子裝置100包括基板105和介電層110。介電層110設置在基板105上，并且介電層110具有溝槽150，溝槽150由溝槽底部120、側壁115和開口160所限定。
[0026]在一個或更多個實施例中，介電層110是低k介電層。在某些實施例中，介電層包含SiOx。進一步的實施例中提供介電層包含多孔的碳摻雜SiOx。在一些實施例中，介電層是k值小于3的多孔碳摻雜SiOx層。
[0027]圖1B圖示在沉積阻擋層130之后的同一微電子裝置100，阻擋層130覆蓋至少一部分的側壁115和/或溝槽底部120。如圖1B中所圖示，阻擋層130可以覆蓋整個側壁115和溝槽底部120。阻擋層130可以包含TaN和一種或更多種摻雜劑，該摻雜劑諸如是Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti或V。根據一個或更多個實施例，阻擋層包含TaN和Mn。在其他的實施例中，阻擋層包含TaN和Ru、Cu和Co中之一或更多者。
[0028]在一個或更多個實施例中，基于TaN層的重量，阻擋層包含0.1至10%的摻雜齊U。在某些實施例中，阻擋層包含0.2至8重量百分比(wt.% )的摻雜劑。在一些實施例中，阻擋層包含0.5至5wt.%的摻雜劑，如約0.5wt.%的摻雜劑、約Iwt.%的摻雜劑、約1.5wt.%的摻雜劑、約2wt.%的摻雜劑、約2.5wt.%的摻雜劑、約3wt.%的摻雜劑、約
3.5wt.%的摻雜劑、約4wt.%的摻雜劑、約4.5wt.%的摻雜劑或約5wt.%的摻雜劑。
[0029]根據一個或更多個實施例，本文中使用的“阻擋層”指通過沉積TaN和一種或更多種摻雜劑所形成的不連續層，并且不包括其中第二元素或摻雜劑僅擴散進入一部分阻擋層的區域。換句話說，一些實施例中提供摻雜劑存在遍及TaN層的整個厚度，而非只存在于TaN層的表面部分。
[0030]導電填充材料140填充至少一部分內襯阻擋層130的溝槽150。根據一個或更多個實施例，導電填充材料包含銅或銅合金。在進一步的實施例中，導電填充材料也包含Mn。在其他的實施例中，導電填充材料進一步包含Al。
[0031]雖然在圖1B中圖示導電填充材料140直接與阻擋層130接觸，但在導電填充材料140與阻擋層130之間也可以有中間層，如粘著層或種晶層。根據一個或更多個實施例，微電子裝置進一步包括粘著層，該粘著層包含Ru和Co中之一或更多者。除了 Ru和/或Co之外，該粘著層可包含一種或更多種摻雜劑，該摻雜劑諸如是Mn、Al、Mg、Cr、Nb、Ti或V。在一些實施例中，該粘著層包含Ru和Mn。在其他的實施例中，該粘著層包含Co和Mn。
[0032]在某些實施例中，種晶層沉積在阻擋層的頂部上。根據一個或更多個實施例，該種晶層包含銅的合金，如Cu-Mn合金。在某些實施例中，該種晶層包含小于2wt.%的Mn。在一些實施例中，該種晶層包含約Iwt.%的Mn。預期含有Iwt.%的Mn的銅合金的線電阻與純銅的線電阻相同或近似。
[0033]雖然不希望受任何特定的理論束縛，但理解到摻雜劑可以選擇性地擴散穿過阻擋層130到達介電層110，并與介電材料形成復合物，該復合物將可抵抗電遷移。因此，在摻雜齊[J為Mn且介電層包含SiOx的實施例中，Mn可以擴散穿過阻擋層并形成MnSiOx。此自身形成的MnSiOx阻擋層之后可以防止來自導電材料140的銅電遷移到介電層110。
[0034]當阻擋層大于IOA時，例如25A，未摻雜的TaN作為銅阻擋層是有效的。然而，此厚度的TaN層時常太厚而無法用于較小的節點，如那些小于32nm者。
[0035]視所使用的摻雜劑而定，摻雜劑的穿透深度可能小于10A。因此，對于約IOA的TaN層，摻雜劑可能不會穿透介電層形成摻雜劑-介電質復合物。然而，銅穿透深度可能大于10A，因而使得阻擋層無效。因此，本發明的一個或更多個實施例提供小于IOA的TaN層。在某些實施例中，TaN層在4A至IOA的范圍中。
[0036]除了作為銅阻擋層，摻雜的TaN也可以是從介電層110擴散到導電材料140的氧的阻擋層。從介電層Iio到導電材料140的氧擴散會導致氧與導電材料和/或種晶層中的成分反應。例如，如果導電材料140包含Mn，則氧會在阻擋層130與導電材料140的界面處與Mn反應，因而將Mn “釘入(pinning) ”阻擋層/導電材料界面。結果，Mn無法在整個導電材料中分離。同樣地，如果存在包含Mn的種晶層，則氧會在種晶層/阻擋層界面處與種晶層中的Mn反應并將Mn釘入界面。
[0037]據信擴散進入TaN層的氧將會與摻雜劑反應并將防止氧擴散進入導電材料140。結果，氧將無法與種晶層或導電材料反應。
[0038]圖2圖示微電子裝置200，微電子裝置200具有基板205和介電層210。介電層210具有側壁215和溝槽底部220，側壁215和溝槽底部220至少部分被第一層230覆蓋。第一層230可以是包含TaN和一種或更多種摻雜劑的阻擋層，該摻雜劑諸如是Ru、Cu、Co、Mn、Al、Mg、Nb、Ti或V。在一些實施例中，該第一層包含TaN和Mn。在其他的實施例中，該第一層包含TaN和Ru、Cu及Co中之一或更多者。
[0039]第二層235位于第一層230之上而且可以包含Ru和Co中之一或更多者。該第二層可進一步包含一種或更多種摻雜劑，該摻雜劑諸如是Mn、Al、Mg、Cr、Nb、Ti或V。在一些實施例中，該第二層包含Ru和Mn。在其他的實施例中，該第二層包含Co和Mn。
[0040]導電填充材料240沉積于由側壁215和溝槽底部220限定的溝槽的剩余部分。根據一個或更多個實施例，該導電填充材料包含銅或銅合金。在進一步的實施例中，該導電填充材料也包含Mn。導電材料240可以直接沉積在第二層235上，或沉積在第二層235頂部上的種晶層(未圖示)上。根據一個或更多個實施例，該種晶層包含銅的合金，如Cu-Mn合金。在某些實施例中，該種晶層包含小于2%的Mn。在一些實施例中，該種晶層包含約1%的Mn。
[0041]除了上述的薄膜之外，本發明的另一個態樣涉及一種在微電子裝置中形成互連結構的方法，該方法包括提供上面設置有介電層的基板、在該介電層上沉積阻擋層和在該阻擋層上沉積導電材料。根據此態樣的一個或更多個實施例，該阻擋層包含TaN和摻雜劑，該摻雜劑選自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V。在一些實施例中，該摻雜劑是Mn。在其他的實施例中，該摻雜劑包含Ru、Cu及Co中之一或更多者。
[0042]摻雜的TaN層可以通過任何適當的沉積工藝來形成。例如，可以通過交替層沉積(ALD)工藝或等離子體增強原子層沉積(PEALD)來沉積TaN。然后可以通過化學氣相沉積(CVD)、物理氣相沉積(PVD)或ALD來沉積摻雜劑。之后摻雜劑擴散進入TaN層，以形成集成的TaN摻雜劑層。摻雜劑可以經由各種工藝擴散進入TaN層，包括通過等離子體處理和通過加熱。
[0043]或者，可以將TaN和摻雜劑沉積在交替的層中。根據此實施例，第一 TaN層(如TaN單層)沉積在介電膜上。然后將第一摻雜劑層(如一層摻雜劑、摻雜劑合金或其他含摻雜劑的化合物)沉積在第一 TaN的頂部上。此第一摻雜劑層也可以是單層。之后將第二 TaN層沉積在第一摻雜劑層的頂部上。重復此處理直到生產出具有所需厚度的經摻雜的TaN薄膜。
[0044]值得注意的是，這些處理的某些實施例將產生摻雜劑遍布整個TaN層的薄膜，而非分離的阻擋層(如Mn)在TaN阻擋層的頂部上。因為摻雜劑已經存在TaN層中，故摻雜劑可以更容易地擴散到介電層，以形成摻雜劑-阻擋層復合物，如MnSiOx。相反地，如果摻雜劑只作為分離的阻擋層存在于TaN層的頂部上，則摻雜劑在抵達介電層之前必須擴散穿透TaN層的整個厚度。
[0045]用于沉積TaN薄膜的適當前驅物包括含Ta前驅物和含N前驅物。例如，含Ta前驅物可以是五(二甲基氨基)鉭(PDMAT)，而且含N前驅物可以是氨。其他適當的前驅物為本領域技術人員所已知。用于TaN的含有機物前驅物中的有機物種可能會部分摻入介電層，而提高TaN-介電層界面處的粘著性。
[0046]對于沉積摻雜劑金屬，可以使用適當的含金屬前驅物。適當的前驅物實例包括含有所需摻雜劑的金屬復合物，如與有機或羰基配位體配位的摻雜劑金屬。適當的摻雜劑前驅物應具有足夠的蒸汽壓，以在適當的工藝(如ALD、CVD和PVD)中進行沉積。視使用的摻雜劑前驅物而定，可以使用共反應物來沉積摻雜劑。例如，可以使用還原氣體(如氫和氨)作為共反應物用于沉積一些摻雜劑。[0047]本發明的某些實施例提供在沉積導電材料之前以等離子體處理摻雜的TaN薄膜。根據一個或更多個實施例，該等離子體包含He、Ar、NH3> H2和N2中之一或更多者。在一些實施例中，該等離子體可包含Ar和H2的混合物，如具有Ar: !12摩爾比在1:1至1: 10范圍中的混合物。等離子體功率可以在約400至約IOaO瓦特的范圍中。等離子體處理時間可以在5秒至60秒間變化，如在10秒至30秒的范圍中。在一些實施例中，等離子體處理過程中的壓力可以在0.5至50托(Torr)的范圍中，如I至lOTorr。或者，在一些實施例中，阻擋層不是摻雜的TaN。在這些實施例中，阻擋層可包含如上所述隨后暴露于等離子體處理的MnNx或TaN。
[0048]可以用各種方式沉積導電材料,包括通過無電沉積(electroless deposition)工藝、電鍍(ECP)工藝、CVD工藝或PVD工藝。在某些實施例中，將第一種晶層沉積于阻擋層上，然后在該種晶層上形成體(bulk)導電層。
[0049]本發明的另一個態樣涉及一種在微電子裝置中形成互連結構的方法，該方法包括提供上面設置有介電層的基板、在該介電層上沉積第一層、在該第一層上沉積第二層和在該第二層上沉積導電材料。在此態樣的實施例中，該第一層可包含TaN和一種或更多種摻雜劑，該摻雜劑選自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V。在一些實施例中，該第一層包含TaN和Mn。在其他的實施例中，該第一層包含TaN和Ru、Cu及Co中之一或更多者。摻雜的TaN層可以通過任何適當的沉積工藝形成，如上述的那些沉積工藝。
[0050]根據一個或更多個實施例，該第二層包含Ru和Co中之一或更多者。在某些實施例中，該第二層進一步包含一種或更多種摻雜劑，該摻雜劑選自Mn、Al、Mg、Cr、Nb、Ti和V。在一些實施例中，該第二層包含Ru和Mn。在其他的實施例中，該第二層包含Co和Mn。
[0051 ] 該第二層可以通過任何適當的沉積工藝沉積，包括CVD、PVD、ALD和PEALD。在該第二層包含鈷的實施例中，用于該第二層的適當前驅物包括但不限于鈷羰基復合物、鈷脒基(cobalt amidinates)化合物、二茂鈷(cobaltocene)化合物、鈷二烯基復合物、鈷亞硝基復合物和上述物質的衍生物和組合。在該第二層包含釕的實施例中，適當的前驅物包括但不限于吡咯基釕前驅物，如戊二烯吡咯基釕前驅物、環戊二烯吡咯基釕前驅物、烷基戊二烯吡咯基釕前驅物或烷基環戊二烯吡咯基釕前驅物。
[0052]至于TaN薄膜的摻雜，可以通過沉積包含Ru和Co中之一或更多者的層然后將摻雜劑擴散進入Ru和/或Co層來摻雜該第二層。或者，可將Ru和/或Co和摻雜劑沉積于交替的層中直到形成具有所需厚度的薄膜。
[0053]此外，可以以任何適當的工藝沉積導電材料，該工藝包括上述的那些工藝。在沉積導電材料之前可以用等離子體處理摻雜的TaN，該等離子體如包含He、Ar、NH3、H2和N2中之一或更多者的等離子體。
[0054]根據本發明的各種實施例的薄膜可以被沉積在幾乎任何的基板材料上。本文中使用的“基板表面”指任何形成于基板上的基板或材料表面，在制造工藝的過程中薄膜處理在該基板上進行。舉例來說，上面可以進行處理的基板表面包括諸如硅、氧化硅、應變硅、絕緣體上硅(SOI)、摻雜碳的硅氧化物、氮化硅、摻雜的硅、鍺、砷化鎵、玻璃、藍寶石等材料，以及任何其他的材料，諸如金屬、金屬氮化物、金屬合金及其他的導電材料，視應用而定。在基板表面上的阻擋層、金屬或金屬氮化物包括鈦、氮化鈦、氮化鎢、鉭和氮化鉭、鋁、銅或任何其他的導體或導電或不導電的、可用于裝置制造的阻擋層。基板可以具有各種的尺寸，如直徑200mm或300mm的晶片，以及矩形或方形的窗玻璃片(panes)。可以使用本發明的實施例的基板包括但不限于半導體晶片，諸如結晶硅(例如Si〈100>或Si〈lll>)、氧化硅、應變硅、鍺硅、摻雜的或未摻雜的多晶硅、摻雜的或未摻雜的硅晶片、II1-V族材料諸如GaAs、GaN、InP等以及圖案化或未圖案化的晶片。可使基板進行預處理工藝，以拋光、蝕刻、還原、氧化、羥化、退火和/或烘烤基板表面。
[0055]由于本發明的實施例提供沉積或形成摻雜的TaN薄膜的方法，故在氣相沉積工藝的過程中設置處理腔室來使基板暴露于依序的氣體和/或等離子體中。處理腔室可包括個別供應反應物，以及供應任何載體氣體、凈化氣體和惰性氣體，諸如與各反應物和氣體的氣體入口流體連通的氬氣和氮氣。可以通過適合的流量控制器來控制每個入口，該流量控制器諸如與中央處理單元(CPU)通信的質量流量控制器或體積流量控制器，以允許每個到基板的反應物的流動進行如本文中所述的沉積工藝。中央處理單元可以是任何形式的電腦處理器中之一者，該電腦處理器可用于工業設定，以控制各腔室和子處理器。CPU可以耦接到存儲器，并且該CPU可以是一個或更多個容易買到的存儲器，諸如隨機存取存儲器(RAM)、只讀存儲器(ROM)、閃存存儲器、光碟、軟盤、硬盤、或任何其他形式的本地或遠程數字存儲裝置。可將支持電路耦接到該CPU，而以傳統的方式支持該CPU。這些電路包括高速緩存、電源供應器、時鐘電路、輸入/輸出電路、子系統和類似者。
[0056]共反應物通常是處于蒸汽或氣體的形式。可以用載體氣體輸送反應物。載體氣體、凈化氣體、沉積氣體或其他的處理氣體可以含有氮、氫、氬、氖、氦或上述物質的組合。本文所述的各種等離子體(如氮等離子體或惰性氣體等離子體)可由等離子體共反應物氣體激發和/或含有等離子體共反應物氣體。
[0057]在一個或更多個實施例中，用于處理的各種氣體可以被脈沖化而進入入口、經過氣體通道、來自各種孔或出口、并進入中央通道。在一個或更多個實施例中，可以依序脈沖化沉積氣體到達噴頭且通過噴頭。或者，如上所述，所述氣體可以同時流經氣體供應噴嘴或氣體供應頭，而且可以移動該基板和/或該氣體供應頭，使基板依序暴露于所述氣體。[0058]在另一個實施例中，可以在等離子體增強原子層沉積(PEALD)工藝期間形成摻雜的TaN薄膜，PEALD工藝依序提供前驅物和等離子體脈沖。在具體的實施例中，共反應物可能涉及等離子體。在其他涉及使用等離子體的實施例中，在等離子體步驟期間試劑通常會在工藝過程中離子化，雖然此離子化可能只發生在沉積腔室上游，使得離子或其他激發的或發光物種不與沉積薄膜直接接觸，這種架構時常被稱為遠程等離子體。因此，在這種類型的PEALD工藝中，等離子體從處理腔室外部產生，如通過遠程等離子體產生器系統。在PEALD工藝過程中，等離子體可由微波(MW)頻率產生器或射頻(RF)產生器產生。雖然可以在本文公開的沉積工藝過程中使用等離子體，但應注意到，等離子體并非必需的。事實上，其他的實施例涉及在非常溫和的條件下的沉積工藝，沒有使用等離子體。
[0059]本發明的另一個態樣涉及一種用于在基板上沉積薄膜的設備，以根據上述任一實施例進行處理。在一個實施例中，該設備包括用于在基板上沉積薄膜的沉積腔室。該沉積腔室包括用于支撐基板的處理區域。該設備包括與Ta前驅物供應流體連通的前驅物入口，Ta前驅物諸如是五(二甲基氨基)鉭(PDMAT)。該設備也包括與含氮前驅物供應流體連通的反應物氣體入口，含氮前驅物諸如是氨。該設備也包括與摻雜物前驅物供應流體連通的反應物氣體入口，摻雜物前驅物諸如是含摻雜物的金屬復合物。該設備進一步包括與凈化氣體流體連通的凈化氣體入口。該設備可以進一步包括真空端口，該真空端口用以從沉積腔室移除氣體。該設備可以進一步包括輔助氣體入口，該輔助氣體入口用以供應一種或更多種輔助氣體(如惰性氣體)到沉積腔室。該沉積可以進一步包括用以通過輻射和/或電阻熱加熱基板的工具。
[0060]在一些實施例中，可以將在本文所述方法的過程中可用于沉積或形成薄膜的等離子體系統和處理腔室或系統實施于PRODUCER?、CENTURA?或ENDURA?
系統中的任一者上，這些系統皆可向位于加州圣克拉拉市的應用材料公司(AppliedMaterials, Inc., located in Santa Clara, Calif.)取得。ALD 處理腔室的詳細描述可在共同受讓的美國專利第6，878，206號、第6，916，398號以及第7，780，785號中找到。
[0061]實例
[0062]在各種阻擋層薄膜上進行偏壓熱應力(BTS)測試，每個薄膜的組成顯示于下表1中:
[0063]表1:阻擋層薄膜組成
[0064]
【權利要求】
1.一種在微電子裝置中形成互連結構的方法，所述方法包括以下步驟: 提供上面設置有介電層的基板，所述介電層具有一個或更多個溝槽和/或過孔，所述溝槽和/或過孔具有開口、側壁和底部； 在至少一部分所述溝槽和/或過孔的所述側壁和/或底部上沉積阻擋層，所述阻擋層包含TaN和一種或更多種摻雜劑，所述摻雜劑選自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V，以提供內襯的溝槽和/或過孔；和 在所述內襯的溝槽和/或過孔中沉積含Cu的導電材料。
2.如權利要求1所述的方法，其中所述摻雜劑包含Mn。
3.如權利要求1或2所述的方法，其中所述摻雜劑包含Ru、Cu和Co中之一或更多者。
4.如權利要求1至3中任一項所述的方法，其中沉積所述阻擋層的步驟包括:沉積交替的層，所述交替的層包含TaN和摻雜劑。
5.如權利要求1至3中任一項所述的方法，其中沉積所述阻擋層的步驟包括:沉積TaN層和使所述摻雜劑擴散進入所述TaN層。
6.如權利要求1 至5中任一項所述的方法，所述方法進一步包括:在沉積所述含Cu的導電材料之前使所述阻擋層暴露于等離子體處理。
7.如權利要求6所述的方法，其中所述等離子體包含He、Ar、NH3>H2和N2中之一或更多者。
8.—種在微電子裝置中形成互連結構的方法，所述方法包括以下步驟: 提供上面設置有介電層的基板，所述介電層具有一個或更多個溝槽和/或過孔，所述溝槽和/或過孔具有開口、側壁和底部； 在至少一部分所述溝槽和/或過孔的所述側壁和/或底部上沉積第一層，所述第一層包含TaN和一種或更多種第一摻雜劑，所述第一摻雜劑選自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V，以提供內襯的溝槽和/或過孔； 在所述第一層上沉積第二層，所述第二層包含Ru和Co中之一或更多者；和 在所述內襯的溝槽和/或過孔中沉積含Cu的導電材料。
9.如權利要求8所述的方法，其中所述第一摻雜劑包含Mn。
10.如權利要求8或9所述的方法，其中所述第二層進一步包含一種或更多種第二摻雜劑，所述第二摻雜劑選自Mn、Al、Mg、Cr、Nb、Ti和V。
11.如權利要求8至10中任一項所述的方法，所述方法進一步包括:在沉積所述導電材料之前使所述第一層暴露于等離子體處理。
12.如權利要求11所述的方法,其中所述等離子體包含He、Ar、NH3>H2和N2中之一或更多者。
13.—種微電子裝置，所述微電子裝置包括: 基板，在所述基板上設置有介電層，所述介電層具有一個或更多個溝槽和/或過孔，所述溝槽和/或過孔具有開口、側壁和底部； 第一層，所述第一層內襯于至少一部分所述溝槽和/或過孔的所述側壁和/或底部上，所述第一層包含TaN和一種或更多種摻雜劑，所述摻雜劑選自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti 和 V ; 第二層，所述第二層包含Ru和Co中之一或更多者，且所述第二層位于所述第一層上；和 含Cu的導電材料，所述導電材料填充所述內襯的溝槽和/或過孔。
14.如權利要求13所述的微電子裝置，其中所述第二層進一步包含一種或更多種摻雜劑，所述摻雜劑選自Mn、Al、Mg、Cr、Nb、Ti和V。
15.如權利要求13或14所述的微電子裝置，其中所述第一層的厚度小于10埃。
【文檔編號】H01L21/28GK103959443SQ201280059387
【公開日】2014年7月30日 申請日期:2012年11月30日 優先權日:2011年12月1日
【發明者】安娜馬萊·雷克什馬南, 保爾·F·馬, 張梅, 珍妮弗·山 申請人:應用材料公司