專利名稱：一種肖特基二極管的制備方法
技術領域：
本發明涉及半導體集成電路器件制造領域，尤其涉及一種可降低器件源漏泄露電 流的肖特基二極管的制備方法。
背景技術：
在半導體集成電路的制備過程中，薄膜沉積是一項非常重要的工藝。所謂沉積 是指一種以物理方式沉積薄膜在晶片表面上的工藝過程，薄膜沉積的方法包括化學氣 相沉積(CVD，Chemical Vapor Deposition)法和物理氣相沉積(PVD，Physical Vapor Deposition)法兩大類。其中，由于PVD比CVD環保，對環境造成的傷害較低，因此PVD被廣 泛的運用于集成電路的制備中，尤其被廣泛運用于金屬鍍膜。在現今的金屬化制程中，Ti、 TiN、TiW等所謂的反擴散層(barrier layer)，或是黏合層(glue layer) ；Al之栓塞(plug) 及導線連接(inter connect)，以及高溫金屬如WSi、W、Co等，都可使用PVD法來完成。一般來說，PVD法包含下列三種不同技術蒸鍍(Evaporation)、分子束外延(MBE， Molecular Beam Epitaxy)以及濺鍍(Sputter)。其中，蒸鍍是通過將蒸鍍源加熱，使其蒸 發成蒸氣，到被鍍物上沉積。該方法的缺點在于被鍍物的成分不易控制。分子束外延是在 超高真空系統中，使分子或原子束連續不斷地撞擊到被加熱的襯底表面上而獲得均勻外延 層。由于分子束外延存在實際執行上的困難度，不常在工業中使用。而濺鍍是利用輝光放 電(glow discharge)使氬氣(Ar)離子撞擊靶材(target)表面，靶材的原子被彈出而堆積 在基板表面形成薄膜。由于濺鍍獲得的電鍍層與基板的附著力遠遠高于真空蒸鍍法，因此， 濺鍍成為半導體技術中一種主要的金屬鍍膜方法。然而，傳統的濺鍍由于受到濺射原子、多元散射方向的影響，不易得到在接觸洞 (contact hole)連續且均勻覆蓋(conformal)的金屬膜，進而影響填洞(hole filling)或 栓塞(plug-in)的能力。為了改進填洞時的臺階覆蓋率(st印coverage)，對傳統的濺鍍 進行了改進，發展了離子化金屬電漿(IMP，Ionized Metal Plasma)濺鍍，關于IMP濺鍍請 參考圖1，圖1為現有的加射頻偏壓的IMP濺鍍的鍍膜腔的結構示意圖，如圖1所示，現有 的IMP濺鍍的鍍膜腔的結構包括腔體1、設置在所述腔體1頂部的靶座2以及設置在所述腔 體1底部的晶片臺座3，所述靶座2上固定有靶材4，所述晶片臺座3上固定有晶片5，所述 靶座2與直流電源6相連，所述直流電源6的輸出功率為12KW，所述靶座2與所述晶片臺 座4之間設置有射頻線圈7，所述射頻線圈7與射頻電源8相連，所述射頻電源8的頻率為 2MHz，其輸出功率為3KW，并且，所述晶片臺座3還連接有射頻偏壓9。在進行濺鍍時，所述直流電源6用于產生電漿，將靶材4上的金屬原子濺射出來； 當這些金屬原子行經腔體1中的空間時，若通入較高的制程氣壓，則這些金屬原子便有大 幅的機會，與氣體產生大量碰撞，因而首先被“熱激化” (Thermally Activated)；并且，射頻 電源8提供的電磁震蕩會加速這些金屬原子與氣體及電子間的碰撞，便有大量的金屬原子 可被“離子化”(Ionized)，而不再是傳統濺鍍中的中性原子，也因此IMP電漿密度會較一般 濺鍍高，大約是在IO11 IO12CnT3之間。這些離子化的濺鍍金屬，會因晶片臺座3上由電漿而形成的自生負偏壓(Self-Bias)，而被直線加速往晶片5的表面前進。如此一來，便可獲 得方向性極佳的原子流量與不錯的沉積速率。此外，射頻偏壓9也進一步使濺鍍金屬加速 往晶片5的表面前進，從而獲得更佳的底部覆蓋率，并且可改變沉積薄膜的晶體結構。因此，目前集成電路半導體器件的金屬鍍膜大多采用IMP濺鍍，對于肖特基二極 管來說，其金屬鍍膜包括鈦金屬層及氮化鈦金屬層，其中鈦金屬層的作用是與半導體襯底 形成肖特基接觸，氮化鈦金屬層在制備其它器件時起阻擋作用，鈦金屬層的制備采用IMP 濺鍍法，氮化鈦金屬層的制備采用傳統的PVD法。肖特基二極管典型地包括一種具有高功 函數的金屬，它與一個在N型導電性基片材料上生長的N型導電外延層相接觸。請參考圖 2，圖2為現有的肖特基二極管的制備流程圖，如圖2所示，現有的肖特基二極管的制備步驟 為(1)提供一半導體襯底；(2)在所述半導體襯底上生長外延層；(3)在所述外延層上淀 積阻隔氧化層；(3)涂光刻膠、曝光、顯影并進行光刻；(4)刻蝕；(5)去除光刻膠；(6)用加 射頻偏壓的IMP濺鍍法生長鈦金屬層，用傳統的PVD濺鍍法生長氮化鈦金屬層；(7)退火。 由于在肖特基二極管的制備過程中，鈦金屬層是通過加射頻偏壓的IMP濺鍍法生長的，在 IMP濺鍍法中，鍍膜腔內除了加有直流電源和射頻電源外，還在晶片臺座上加有射頻偏壓， 所述射頻偏壓加速了電鍍金屬的沉積速率，優化了臺階覆蓋率，然而過大的沉積速率使得 電鍍金屬對硅片表面轟擊過大，對肖特基接觸表面造成金屬損傷，使得制備的肖特基二極 管的表面態差，從而增大了肖特基二極管的反向漏電流，并進一步增大了肖特基二極管的 能耗。因此，如何提高肖特基二極管的表面態質量，降低其反向漏電流已經成為業界亟 需解決的問題。

發明內容
本發明的目的在于提供一種肖特基二極管的制備方法，以解決現有的肖特基二極 管的制備過程中，采用加射頻偏壓的IMP濺鍍法生長鈦金屬層，造成電鍍金屬對硅片表面 轟擊過大，對肖特基接觸表面造成金屬損傷，使得制備的肖特基二極管的表面態差，從而增 大了肖特基二極管的反向漏電流，并進一步增大了肖特基二極管的能耗的問題。為解決上述問題，本發明提出一種肖特基二極管的制備方法，該方法包括如下步 驟提供一半導體襯底； 在所述半導體襯底上生長外延層；在所述外延層上淀積阻隔氧化層；涂光刻膠、曝光、顯影并進行光刻；刻蝕；去除光刻膠；用未加射頻偏壓的IMP濺鍍法生長鈦金屬層，用傳統的PVD濺鍍法生長氮化鈦金 屬層；以及退火。可選的，所述半導體襯底為N型硅片。可選的，所述外延層為N型外延層。
可選的，所述阻隔氧化層為二氧化硅。可選的，所述鈦金屬層的厚度為100 600埃。可選的，所述氮化鈦金屬層的厚度為1000 2000埃。可選的，所述射頻偏壓的頻率為13. 56MHz，功率為600W。與現有技術相比，本發明提供的肖特基二極管的制備方法利用未加射頻偏壓的 IMP濺鍍法生長鈦金屬層，用傳統的PVD濺鍍法生長氮化鈦金屬層，從而降低了電鍍金屬對 肖特基接觸表面造成金屬損傷，提高了肖特基二極管的表面態質量，降低了肖特基二極管 的反向漏電流，并進一步降低了肖特基二極管的能耗。


圖1為現有的加射頻偏壓的IMP濺鍍的鍍膜腔的結構示意圖；圖2為現有的肖特基二極管的制備流程圖；圖3為本發明實施例提供的肖特基二極管的制備流程圖；圖4為本發明實施例提供的未加射頻偏壓的IMP濺鍍的鍍膜腔的結構示意圖；圖5為采用現有的方法制備的肖特基二極管的正向I-V特性曲線；圖6為采用本發明提供的方法制備的肖特基二極管的正向I-V特性曲線；圖7為采用現有的方法制備的肖特基二極管的反向I-V特性曲線；圖8為采用本發明提供的方法制備的肖特基二極管的反向I-V特性曲線。
具體實施例方式以下結合附圖和具體實施例對本發明提出的肖特基二極管的制備方法作進一步 詳細說明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖 均采用非常簡化的形式且均使用非精準的比率，僅用以方便、明晰地輔助說明本發明實施 例的目的。本發明的核心思想在于，提供一種肖特基二極管的制備方法，該方法利用未加射 頻偏壓的IMP濺鍍法生長鈦金屬層，用傳統的PVD濺鍍法生長氮化鈦金屬層，從而降低了電 鍍金屬對肖特基接觸表面造成金屬損傷，提高了肖特基二極管的表面態質量，降低了肖特 基二極管的反向漏電流，并進一步降低了肖特基二極管的能耗。請參考圖3，圖3為本發明實施例提供的肖特基二極管的制備流程圖，如圖3所示， 本發明實施例提供的肖特基二極管的制備方法包括如下步驟提供一半導體襯底；在所述半導體襯底上生長外延層；在所述外延層上淀積阻隔氧化層；涂光刻膠、曝光、顯影并進行光刻；刻蝕；去除光刻膠；用未加射頻偏壓的IMP濺鍍法生長鈦金屬層，用傳統的PVD濺鍍法生長氮化鈦金 屬層；以及退火。
進一步地，所述半導體襯底為N型硅片。進一步地，所述外延層為N型外延層。進一步地，所述阻隔氧化層為二氧化硅。進一步地，所述鈦金屬層的厚度為100 600埃。進一步地，所述氮化鈦金屬層的厚度為1000 2000埃。其中，加射頻偏壓的IMP濺鍍的鍍膜腔的結構請參考圖1，未加射頻偏壓的IMP濺 鍍的鍍膜腔的結構請參考圖4，圖4為本發明實施例提供的未加射頻偏壓的IMP濺鍍的鍍膜 腔的結構示意圖，如圖4所示，未加射頻偏壓的IMP濺鍍的鍍膜腔的結構包括腔體1、設置在 所述腔體1頂部的靶座2以及設置在所述腔體1底部的晶片臺座3，所述靶座2上固定有靶 材4，所述晶片臺座3上固定有晶片5，所述靶座2與直流電源6相連，所述直流電源6的輸 出功率為12KW，所述靶座2與所述晶片臺座4之間設置有射頻線圈7，所述射頻線圈7與射 頻電源8相連，所述射頻電源8的頻率為2MHz，其輸出功率為3KW，所述晶片臺座3未連接 有射頻偏壓。請繼續參考圖5至圖6，其中圖5為采用現有的方法制備的肖特基二極管的正向 I-V特性曲線，圖6為采用本發明提供的方法制備的肖特基二極管的正向I-V特性曲線， 如圖5至圖6所示，采用本發明提供的方法制備的肖特基二極管的正向I-V特性曲線與采 用現有的方法制備的肖特基二極管的正向I-V特性曲線相差不大，這是因為對肖特基二極 管來說，金屬層的臺階覆蓋性對其性能的影響不大，因此，雖然本發明提供的肖特基二極管 的制備方法采用未加射頻偏壓的IMP濺鍍法制備鈦金屬層，制備得到的鈦金屬層的臺階覆 蓋性比現有的加射頻偏壓的IMP濺鍍法制備得到的鈦金屬層的臺階覆蓋性差，但是其正向 I-V特性曲線卻相差不大。請繼續參考圖7至圖8，其中圖7為采用現有的方法制備的肖特基二極管的反向 I-V特性曲線，圖8為采用本發明提供的方法制備的肖特基二極管的反向I-V特性曲線，如 圖7至圖8所示，采用現有方法制備的肖特基二極管的反向漏電流的數量級為10_4，采用本 發明提供的方法制備的肖特基二極管的反向漏電流的數量級為10_5。因此，采用本發明提 供的方法制備的肖特基二極管的反向漏電流的值比采用現有技術制備的肖特基二極管的 反向漏電流的值降低了 一個數量級，從而其能耗也降低。在本發明的一個具體實施例中，所述半導體襯底為N型硅片，然而應該認識到，根 據實際情況，所述半導體襯底還可以為其它材料，例如砷化鎵等。綜上所述，本發明提供了一種肖特基二極管的制備方法，該方法利用未加射頻偏 壓的IMP濺鍍法生長鈦金屬層，用傳統的PVD濺鍍法生長氮化鈦金屬層，從而降低了電鍍金 屬對肖特基接觸表面造成金屬損傷，提高了肖特基二極管的表面態質量，降低了肖特基二 極管的反向漏電流，并進一步降低了肖特基二極管的能耗。顯然，本領域的技術人員可以對發明進行各種改動和變型而不脫離本發明的精神 和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之 內，則本發明也意圖包含這些改動和變型在內。
權利要求
一種肖特基二極管的制備方法，其特征在于，包括如下步驟提供一半導體襯底；在所述半導體襯底上生長外延層；在所述外延層上淀積阻隔氧化層；涂光刻膠、曝光、顯影并進行光刻；刻蝕；去除光刻膠；用未加射頻偏壓的IMP濺鍍法生長鈦金屬層，用傳統PVD濺鍍法生長氮化鈦金屬層；以及退火。
2.如權利要求1所述的肖特基二極管的制備方法，其特征在于，所述半導體襯底為N型娃片。
3.如權利要求1所述的肖特基二極管的制備方法，其特征在于，所述外延層為N型外延層。
4.如權利要求1所述的肖特基二極管的制備方法，其特征在于，所述阻隔氧化層為二氧化硅。
5.如權利要求1所述的肖特基二極管的制備方法，其特征在于，所述鈦金屬層的厚度 為100 600埃。
6.如權利要求5所述的肖特基二極管的制備方法，其特征在于，所述氮化鈦金屬層的 厚度為1000 2000埃。
7.如權利要求1所述的肖特基二極管的制備方法，其特征在于，所述射頻偏壓的頻率 為 13. 56MHz，功率為 600ffo
全文摘要
本發明公開了一種肖特基二極管的制備方法，該方法利用未加射頻偏壓的IMP濺鍍法生長鈦金屬層，用傳統PVD濺鍍法生長氮化鈦金屬層，從而降低了電鍍金屬對肖特基接觸表面造成金屬損傷，提高了肖特基二極管的表面態質量，降低了肖特基二極管的反向漏電流，并進一步降低了肖特基二極管的能耗。
文檔編號H01L21/3205GK101916723SQ20101023570
公開日2010年12月15日 申請日期2010年7月23日 優先權日2010年7月23日
發明者吳亞貞, 汪洋 申請人:上海宏力半導體制造有限公司