專利名稱：探測墊結構及其制造方法
技術領域：
本發明是有關于一種半導體結構及其制造方法，且特別是有關于一種用于
切割道的探測墊(probing pad)結構及其制造方法。
背景技術：
隨著科技的進步，半導體制造1嚴然已成為最重要的產業之一，然而為了因 應不同的需求，其制造過程也就變得越來越復雜。因此，要制造出高良率(yield) 且低成本的晶片也就變得越來越不容易了。
為了在半導體晶片的制造過程中隨時獲得制程優劣的訊息， 一般會在半導 體晶片的周邊，也就是晶圓上具有多個相互平行與垂直的切割道(scribe line)上 設計多個測試鍵(testkey)。而這些測試鍵會經由焊墊(pad)，以供探測卡的探針 (probe)進行測試工作，用以檢測制程中無法預期的錯誤，監控各階段制程的優 劣。
隨著對積集度的要求愈來愈高，晶片所占面積愈大即是成本愈高。而輸入 /輸出電路(1/0 circuit)、靜電防護電路(electrostatic discharge protection circuit)、
焊墊...等皆占有一定晶片面積。 一般而言，現有的用于測試鍵的焊墊尺寸皆會 大于40 pmx40 pm，容易致使晶圓的空間利用率過低，導致制造成本過高。而 且，目前的制程技術亦無法使測試焊墊的間距更為微縮。在制程技術無法使元 件更進一步微小化時，會影響這些測試鍵在切割道上的配置情況。
由于受限于目前的制程技術，而無法提高晶圓的空間利用率以及降低制造 成本，所以如何解決此問題已成為現今業界積極努力發展的目標之一。

發明內容
本發明提供一種探測墊結構，具有凹槽及較小截面積，并提供探針較長的 滑行距離。
5本發明提供一種探測墊結構的制造方法，可以提高晶圓的空間利用率及節 省制程成本。
本發明提出一種探測墊結構，適于配置在晶圓的切割道區，探測墊結構包 括基底、至少一層導電層以及保護層。基底具有凹槽。導電層配置于基底上， 且導電層包括第一金屬層與第二金屬層。第一金屬層配置于凹槽上。第二金屬 層配置于第一金屬層上，并延伸至凹槽以外的基底上。保護層配置于基底上， 保護層具有開口，且開口對應凹槽的位置而配置。
在本發明的一實施例中，上述的探測墊結構當具有多個導電層時，導電層 例如是以層疊的方式配置。
在本發明的一實施例中，更包括至少一個導電插塞，配置于凹槽以外的基 底上，且導電插塞連接各導電層。
在本發明的一實施例中，上述的導電插塞連接各第二金屬層。
在本發明的一實施例中，更包括介電層，配置于各導電層之間。
在本發明的一實施例中，上述的各導電層彼此接觸。
在本發明的一實施例中，上述的凹槽的尺寸介于15 ^tmxl5 pm至30 pmx30 pm之間。
在本發明的一實施例中，上述的基底表面在凹槽處的段差為大于5 pm。 在本發明的一實施例中，上述的保護層的開口暴露出第二金屬層。 在本發明的一實施例中，上述的保護層包括氧化硅層與氮化硅層。 本發明提出一種探測墊結構的制造方法，此探測墊結構適于配置在晶圓的 切割道區。首先，提供基底。接著，移除部分基底，以形成凹槽。隨之，于基 底上形成至少一層導電層。形成導電層的方法包括于凹槽上形成第一金屬層， 并于基底上形成第二金屬層，且第二金屬層順應性地覆蓋第一金屬層并延伸至 凹槽以外的基底上。之后，于基底上形成具有開口的保護層，且開口對應凹槽 的位置而配置。
在本發明的一實施例中，當形成多個該導電層時，導電層以層疊的方式配置。
在本發明的一實施例中，在形成導電層之前，更包括于基底上形成介電層， 接著移除部分介電層，以于凹槽以外的介電層中形成至少一個插塞開口，再于插塞開口中形成導電插塞。
在本發明的一實施例中，上述于插塞開口中形成導電插塞與形成第一金屬 層同時進行。
在本發明的一實施例中，上述的導電插塞連接各第二金屬層。 在本發明的一實施例中，更包括移除位于凹槽上的介電層。
在本發明的一實施例中，上述的凹槽的尺寸介于15 pmxl5 pm至30 pmx30 |im之間。
在本發明的一實施例中，上述的基底表面在凹槽處的段差為大于5 pm。 在本發明的一實施例中，上述形成凹槽的方法包括使用激光刻號機。 在本發明的一實施例中，上述形成凹槽的方法更包括使用對準標記光掩模
或溝渠光掩模。
在本發明的一實施例中，上述的保護層的形成方法例如是先于基底上形成
氧化硅層，再于基底上形成氮化硅層，接著移除部分氧化硅層與氮化硅層，以
暴露出位于凹槽的第二金屬層。
本發明的探測墊結構及其制造方法因采用在凹槽中配置金屬層，因此可以 同時具有較小的截面積并提供探針較長的滑行距離，且還能夠避免探針在滑行
時滑出探測墊結構的范圍。


為讓本發明的上述目的、特征和優點能更明顯易懂，以下結合附圖對本發 明的具體實施方式
作詳細說明，其中.-
圖1A至圖1H是依照本發明的一實施例的一種探測墊結構的制造流程剖 面示意圖。
圖2是依照本發明的另一實施例的一種探測墊結構的剖面示意圖。 主要元件符號說明
100:基底 102:凹槽
104、 112、 120:介電層106、 110、 114、 118、 122、 126:金屬層 108、 116、 124:導電插塞 128:保護層 128a:氮化硅層 128b:氧化硅層
具體實施例方式
圖1A至圖1H是依照本發明的一實施例的一種探測墊結構的制造流程剖 面示意圖。須注意的是，以下所述的探測墊結構的制造方法是以形成在晶圓的 切割道區為例來進行說明，其主要是為了使熟習此項技術者能夠據以實施，但 并非用以限定本發明的范圍。至于有源元件區或其他構件如接觸窗插塞、介層 窗插塞、各層金屬層等的數量、配置位置及形成方式，均可依所屬技術領域中 具有通常知識者所知的技術制作，而不限于下述實施例所述。
請參照圖1A，提供基底100，其例如是半導體晶圓，如N型硅晶圓、P型 硅晶圓、三五族半導體晶圓等。之后，于移除部分基底100，使其表面產生段 差，而形成凹槽102。凹槽102的尺寸例如是介于15 pmxl5 至30 |imx30 之間。基底100表面上所形成的段差例如是大于5pm。上述的凹槽102的尺寸 及基底IOO表面上的段差皆可依照制程需求而調整設計。值得注意的是，在此 步驟中，凹槽102是根據后續預形成的探測墊來設計的，亦即后續預形成的探 測墊的尺寸是由凹槽102的尺寸來決定的。
承上述，凹槽102例如是以激光刻號機(laser marker)直接于基底100表面 進行激光燒錄而形成，或是利用光刻及刻蝕制程等其他合適方式移除部分基底 IOO而形成。在一實施例中，上述利用光刻及刻蝕制程移除部分基底100的步 驟可以是與在基底100中形成所需要的對準標記(alignmentmark)同時進行。在 另一實施例中，上述利用光刻及刻蝕制程移除部分基底100的步驟也可以是與 在基底100中形成半導體元件的溝渠結構同時進行，其例如是與形成DRAM結 構所需的深溝渠同時進行。此外，圖1A所示的凹槽102是以具有弧形斷面的 凹槽為例來進行說明，但本發明并不限于此。
接著，在基底100上的有源元件區形成導電部(未繪示)或半導體元件(未繪示)，其例如是在凹槽102以外的基底IOO上形成晶體管或一般熟知的元件。特 別說明的是，在形成上述導電部或半導體元件的過程中，凹槽102中并不會有 任何膜層形成或覆蓋于其表面上。之后，于基底IOO上形成一層介電層104。 介電層104例如是順應性地覆蓋于凹槽102的表面上。介電層104例如作為層 間介電層(inter-layer dielectric, ILD)。介電層104的材料例如氧化硅或是其他合 適的介電材料，且其形成方法例如是化學氣相沉積法。
請參照圖1B，移除部分介電層104，以于凹槽102以外的介電層104中形 成接觸窗開口。接觸窗開口例如是裸露出基底IOO的表面。接觸窗幵口的形成 方法例如是藉由光刻制程及刻蝕制程來完成。之后，于基底100上形成一層金 屬層106。金屬層106例如是填滿接觸窗開口，并順應性地覆蓋于凹槽102的 表面上。在一實施例中，形成于凹槽102表面上的金屬層106的厚度約為3000 A。金屬層106的材料例如是鎢或其他合適的金屬材料，且其形成方法例如是 物理氣相沉積法或化學氣相沉積法。
接著，移除部分金屬層106，而于接觸窗開口中形成導電插塞108。移除 部分金屬層106的方法例如是利用化學機械研磨制程并以介電層104作為研磨 中止層，移除接觸窗開口以外的金屬層106并使其表面平坦化。在此說明的是， 在進行化學機械制程時，由于基底100的表面具有段差，因此形成于凹槽102 內的金屬層106會被保留而不會被移除。
請參照圖1C，于基底IOO上形成一層金屬層110。金屬層110的材料例如 是鋁、銅或其他合適的金屬材料，且其形成方法例如是物理氣相沉積法或化學 氣相沉積法。接著，圖案化金屬層110，以移除位于預形成的探測墊區域以外 的金屬層110。也就是說，圖案化后的金屬層110例如是覆蓋于導電插塞108 上，并覆蓋于凹槽102的表面上。圖案化后的金屬層IIO例如是作為第一層金 屬層。之后，于基底IOO上形成介電層112，且介電層112順應性地形成于凹 槽102的表面上。介電層112例如是作為金屬層間介電層(inter-metal dielectric, IMD)之用。介電層112的材料例如氧化硅或是其他合適的介電材料，且其形成 方法例如是化學氣相沉積法。
請參照圖1D，圖案化介電層112，以移除凹槽102以外的部分介電層112， 而形成介層窗開口。介層窗開口例如是裸露出金屬層no。介層窗開口的形成
9方法例如是藉由光刻制程及刻蝕制程來完成。之后，于基底100上形成一層金
屬層114。金屬層114例如是填滿介層窗開口，并順應性地覆蓋于凹槽102表 面上。在一實施例中，形成于凹槽102表面上的金屬層114的厚度約為3000 A。 金屬層114的材料例如是鎢或其他合適的金屬材料，且其形成方法例如是物理 氣相沉積法或化學氣相沉積法。
接著，移除部分金屬層114，而于介層窗開口中形成導電插塞116。移除 部分金屬層114的方法例如是利用化學機械研磨制程并以介電層112作為研磨 中止層，以移除介層窗幵口以外的金屬層114并使其表面平坦化。同樣地，在 進行化學機械制程時，由于基底100的表面具有段差，因此形成于凹槽102內 的金屬層IM會被保留而不會被移除。
請參照圖IE，在基底IOO上形成一層金屬層118。金屬層U8的材料例如 是鋁、銅或其他合適的金屬材料，且其形成方法例如是物理氣相沉積法或化學 氣相沉積法。接著，圖案化金屬層118，以移除位于預形成的探測墊區域以外 的金屬層118，而作為第二層金屬層。圖案化后的金屬層118例如是覆蓋于導 電插塞116上，并覆蓋于凹槽102的表面上。之后，于基底100上形成介電層 120，且介電層120順應性地覆蓋于凹槽102的表面上。介電層120例如是作 為金屬層間介電層之用。介電層120的材料例如氧化硅或是其他合適的介電材 料，且其形成方法例如是化學氣相沉積法。
請參照圖1F，利用類似上述的方法重復地在基底IOO上形成金屬層與導電 插塞。也就是說，藉由光刻制程及刻蝕制程于介電層120中形成介層窗開口， 且介層窗開口例如是裸露出金屬層118。接著，于基底IOO上形成一層金屬層 122。金屬層122例如是填滿介層窗開口，并順應性地覆蓋于凹槽102上。在 一實施例中，形成于凹槽102表面上的金屬層122的厚度約為3000 A。金屬層 122的材料例如是鴿或其他合適的金屬材料，且其形成方法例如是物理氣相沉 積法或化學氣相沉積法。之后，利用化學機械研磨法并以介電層120作為研磨 中止層來移除部分金屬層122，而于介層窗開口中形成導電插塞124。同樣地， 由于基底100在凹槽102處的表面具有段差，因此位于凹槽102內的金屬層122 仍會被保留。隨之，于基底IOO上形成金屬層126。金屬層126的材料例如是 鋁、銅或其他合適的金屬材料，且其形成方法例如是物理氣相沉積法或化學氣相沉積法。接著，圖案化金屬層126，以作為最上層金屬層(t叩metal layer)。 圖案化后的金屬層126例如是覆蓋在導電插塞124上，且覆蓋在凹槽102的表 面上。請參照圖1G，于基底IOO全面性地上形成保護層128。保護層128的材料 選自于氧化硅、氮化硅、氮氧化硅、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅 玻璃(BPSG)、其他合適的絕緣材料及其組合所組成的族群。在一實施例中，保 護層128是由氮化硅層128a與氧化硅層128b所組成，且其形成方法例如是化 學氣相沉積法。之后，于保護層128上形成罩幕層130，且罩幕層130裸露出 位于凹槽102處的氮化硅層128a。罩幕層130的材料例如是光刻膠材料或是與 氮化硅層128a具有刻蝕選擇性的材料。請參照圖1H，以罩幕層130為罩幕并以金屬層126為刻蝕中止層，移除 保護層128。在保護層128中具有暴露出部分金屬層126的開口，其即所謂的 探測墊開口，尺寸例如是介于15 pmxl5 pm至30Hmx30pm之間。隨之，移除 罩幕層130。由于晶圓上的有源元件區以及電路區上覆蓋有保護層128，因此 可以保護元件及電路不與外界接觸而受到濕氣或其他污染物的影響，并防止金 屬氧化或是損壞等問題。在上述實施例中，是以在凹槽102表面上層疊多層導電層(金屬層106、110、 114、 118、 122、 126)及介電層104、 112、 120為例來進行說明，然而本發明并 不限于此。圖2是依照本發明的另一實施例的一種探測墊結構的剖面示意圖。 在另一實施例中，如圖2所示，所形成的探測墊結構也可以是在凹槽102表面 上僅層疊有多層相互接觸的導電層，即金屬層106、 110、 114、 118、 122、 126。 圖2所示的探測墊結構的形成方法與上述實施例所述的探測墊結構的形成方法 大略相同，其差異主要是在于在移除各層介電層104、 112、 120以形成接觸 窗開口或介層窗開口的步驟時，會同時將形成于凹槽102表面上的介電層104、 112、 120分別移除，因此凹槽102表面上僅會覆蓋金屬層106、 110、 114、 118、 122、 126，而不會有介電層配置于金屬層之間。特別說明的是，使用探針進行電性測試時，由于本發明的探測墊結構是形 成在凹槽102中，因此其可以同時具有較小的截面積并提供探針較長的滑行距 離。而且，在進行測試時，由于探針是與位于凹槽102內的金屬層相接觸，還能夠避免探針在滑行時滑出探測墊結構的范圍。此外，形成探測墊結構的步驟 可以輕易地整合至現有的半導體制程中，因此不需要進行額外的繁復步驟，亦 不會造成制程成本的增加。以下將以圖1H為例，對本發明的探測墊結構加以說明。請參照圖1H，在此實施例所述的探測墊結構例如是配置于晶圓的切割道 區，但本發明并不限于此。探測墊結構包括基底100、多層導電層、導電插塞 108、 116、 124、介電層104、 112、 120以及保護層128，其中導電層包括金屬 層106、 110、 114、 118、 122、 126。基底IOO例如是半導體晶圓，如N型硅晶圓、P型硅晶圓、三五族半導體 晶圓等。基底IOO具有凹槽102，而使基底IOO表面具有段差。凹槽102的尺 寸例如是介于15pmxl5iam至30Hmx30^im之間。基底IOO表面上所形成的段 差例如是大于5 pm。值得注意的是，凹槽102是根據后續預形成的探測墊來設 計的，亦即后續預形成的探測墊的尺寸是由凹槽102的尺寸來決定的。在一實 施例中，基底100上的有源元件區還可以配置有導電部(未繪示)或半導體元件 (未繪示)，其例如是晶體管或一般熟知的元件。金屬層106配置于基底100上，其例如是順應性地配置于凹槽102的表面 上。金屬層106的厚度約為3000 A。金屬層106的材料例如是鎢或是其他合適 的金屬材料。導電插塞108配置于凹槽102區域以外的基底100上。導電插塞108例如 是作為接觸窗插塞，且其材料例如是鎢或是其他合適的金屬材料。金屬層IIO順應性地配置于基底100上。金屬層IIO例如是位于預形成的 探測墊區域，亦即金屬層IIO覆蓋導電插塞108及金屬層106。金屬層110例 如是作為第一層金屬層。金屬層IIO的材料例如是鋁、銅或其他合適的金屬材 料。介電層104配置于金屬層110與基底100之間。詳言之，位于凹槽102內 的介電層104是配置于金屬層106與基底100之間，位于凹槽102以外的介電 層104是配置于金屬層110與基底100之間，且導電插塞108是配置于位于凹 槽102以外的介電層104中。介電層104例如作為層間介電層。介電層104的 材料例如氧化硅或是其他合適的介電材料。金屬層114配置于基底100上，其例如是順應性地配置于凹槽102的表面 上。金屬層114的厚度約為3000 A。金屬層114的材料例如是鎢或是其他合適 的金屬材料。導電插塞U6配置于凹槽102區域以外的基底100上，其例如是配置于金 屬層110上。導電插塞116例如是作為介層窗插塞，且其材料例如是鎢或是其 他合適的金屬材料。金屬層118順應性地配置于基底100上。金屬層118例如是覆蓋導電插塞 116及金屬層114，而作為第二層金屬層。金屬層118的材料例如是鋁、銅或 其他合適的金屬材料。介電層112配置于金屬層IIO與金屬層118之間。詳言之，位于凹槽102 內的介電層112是配置于金屬層IIO與金屬層114之間，位于凹槽102以外的 介電層112是配置于金屬層IIO與金屬層118之間，且導電插塞116是配置于 位于凹槽102以外的介電層112中。介電層112例如作為金屬層間介電層之用， 且其材料例如氧化硅或是其他合適的介電材料。金屬層122配置于基底100上，其例如是順應性地配置于凹槽102的表面 上。金屬層122的厚度約為3000 A。金屬層122的材料例如是鎢或是其他合適 的金屬材料。導電插塞124配置于凹槽102區域以外的基底100上，其例如是配置于金 屬層118上。導電插塞124例如是作為介層窗插塞，且其材料例如是鎢或是其 他合適的金屬材料。金屬層126順應性地配置于基底100上。金屬層126例如是覆蓋導電插塞 124及金屬層122，而作為最上層金屬層。金屬層126的材料例如是鋁、銅或 其他合適的金屬材料。介電層120配置于金屬層126與金屬層118之間。詳言之，位于凹槽102 內的介電層120是配置于金屬層122與金屬層118之間，位于凹槽102以外的 介電層120是配置于金屬層126與金屬層118之間，且導電插塞124是配置于 位于凹槽102以外的介電層120中。介電層120例如作為金屬層間介電層之用， 且其材料例如氧化硅或是其他合適的介電材料。保護層128配置于基底IOO上。保護層128具有開口，以裸露出位于凹槽102處的金屬層126。此開口即為探測墊開口，尺寸例如是介于15 pmxl5 )am 至30^imx30^im之間。保護層128的材料選自于氧化硅、氮化硅、氮氧化硅、 硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、其他合適的絕緣材料及 其組合所組成的族群。在一實施例中，保護層128是由氮化硅層128a與氧化硅 層128b所組成。保護層128可以保護晶圓上的有源元件區及電路區不與外界 接觸而受到濕氣或其他污染物的影響，并避免金屬氧化或是損壞等問題。此外，在另一實施例中，如圖2所示的探測墊結構也可以是在凹槽102表 面上僅配置有多層金屬層106、 110、 114、 118、 122、 126。圖2所示的探測墊 結構與圖1H所示的探測墊結構的特征大略相同，其差異主要是在于凹槽102 表面上并不會配置介電層104、 112、 120，而僅會以層疊的方式配置金屬層106、 110、 114、 118、 122、 126。綜上所述，本發明的探測墊結構及其制造方法藉由在凹槽中配置金屬層做 為探測墊，因此可以同時具有較小的截面積并提供探針較長的滑行距離。在進 行測試時，由于探針是與位于凹槽內的金屬層相接觸，還能夠避免探針在滑行 時滑出探測墊結構的范圍。再者，本發明的探測墊結構具有較小的截面積，可有助于提高晶圓的空間利用率。本發明的探測墊結構的制造方法亦可以輕易地整合至現有的半導體制 程中，因此不需要進行額外的繁復步驟，亦不會造成制程成本的增加。雖然本發明已以較佳實施例揭示如上，然其并非用以限定本發明，任何本 領域技術人員，在不脫離本發明的精神和范圍內，當可作些許的修改和完善， 因此本發明的保護范圍當以權利要求書所界定的為準。1權利要求
1.一種探測墊結構，適于配置在晶圓的切割道區，包括一基底，該基底具有一凹槽；至少一導電層，配置于該基底上，該導電層包括一第一金屬層，配置于該凹槽上；以及一第二金屬層，配置于該第一金屬層上，并延伸至該凹槽以外的該基底上；以及一保護層，配置于該基底上，該保護層具有一開口，且該開口對應該凹槽的位置而配置。
2. 如權利要求l所述的探測墊結構，其特征在于，當具有多個該導電層 時，該些導電層以層疊的方式配置。
3. 如權利要求2所述的探測墊結構，其特征在于，還包括至少一導電插 塞，配置于該凹槽以外的該基底上，該導電插塞連接各該些導電層。
4. 如權利要求3所述的探測墊結構，其特征在于，該導電插塞連接各該
5. 如權利要求2所述的探測墊結構， 置于各該些導電層之間。
6. 如權利要求2所述的探測墊結構，觸。
7. 如權利要求1所述的探測墊結構， ]uimxl5 至30 pimx30 (xm之間。
8. 如權利要求1所述的探測墊結構處的段差為大于5pm。
9. 如權利要求1所述的探測墊結構， 露出該第二金屬層。
10. 如權利要求1所述的探測墊結構 硅層與一氮化硅層。
11. 一種探測墊結構的制造方法，該探測墊結構適于配置在晶圓的切割道其特征在于, 其特征在于, 其特征在于，其特征在于: 其特征在于: 其特征在于:還包括一介電層，配 各該些導電層彼此接該凹槽的尺寸介于15該基底表面在該凹槽 該保護層的該開口暴 該保護層包括一氧化區，包括提供一基底；移除部分該基底，以形成一凹槽； 于該基底上形成至少一導電層，包括于該凹槽上形成一第一金屬層；以及于該基底上形成一第二金屬層，該第二金屬層順應性地覆蓋該第一 金屬層并延伸至該凹槽以外的該基底上；以及于該基底上形成具有一開口的一保護層，且該開口對應該凹槽的位置而配置。
12. 如權利要求ll所述的探測墊結構的制造方法，其特征在于，當形成多 個該導電層時，該些導電層以層疊的方式配置。
13. 如權利要求12所述的探測墊結構的制造方法，其特征在于，在形成該 導電層之前，還包括于該基底上形成一介電層；移除部分該介電層，以于該凹槽以外的該介電層中形成至少一插塞開口；以及于該插塞開口中形成一導電插塞。
14. 如權利要求13所述的探測墊結構的制造方法，其特征在于，于該插塞 開口中形成該導電插塞與形成該第一金屬層同時進行。
15. 如權利要求13所述的探測墊結構的制造方法，其特征在于，該導電插 塞連接各該些第二金屬層。
16. 如權利要求13所述的探測墊結構的制造方法，其特征在于，還包括移 除位于該凹槽上的該介電層。
17. 如權利要求11所述的探測墊結構的制造方法，其特征在于，該凹槽的 尺寸介于15 |imxl5 jxm至30 )imx30 pm之間。
18. 如權利要求ll所述的探測墊結構的制造方法，其特征在于，該基底表 面在該凹槽處的段差為大于5 nm。
19. 如權利要求11所述的探測墊結構的制造方法，其特征在于，形成該凹 槽的方法包括使用激光刻號機。
20. 如權利要求ll所述的探測墊結構的制造方法，其特征在于，形成該凹槽的方法包括使用對準標記光掩模或溝渠光掩模。
21. 如權利要求11所述的探測墊結構的制造方法，其特征在于，該保護層的形成方法包括于該基底上形成一氧化硅層；于該基底上形成一氮化硅層；以及移除部分該氧化硅層與該氮化硅層，以暴露出位于該凹槽的該第二金屬
全文摘要
本發明揭示一種探測墊結構及其制造方法，此探測墊結構適于配置在晶圓的切割道區，具有凹槽及較小截面積，并提供探針較長的滑行距離。探測墊結構包括基底、至少一層導電層以及保護層。基底具有凹槽。導電層配置于基底上，且導電層包括第一金屬層與第二金屬層。第一金屬層配置于凹槽上。第二金屬層配置于第一金屬層上，并延伸至凹槽以外的基底上。保護層配置于基底上，保護層具有開口，且開口對應凹槽的位置而配置。
文檔編號H01L23/544GK101645435SQ200810131289
公開日2010年2月10日 申請日期2008年8月4日 優先權日2008年8月4日
發明者李秋德 申請人:和艦科技(蘇州)有限公司