專利名稱：半導體裝置的制造方法和半導體裝置的制作方法
技術領域：
本發明涉及具有可靠性高的溝槽隔離構造的半導體裝置的制造方法和用該方法得到的半導體裝置。
背景技術：
作為使半導體襯底上相鄰晶體管等的器件之間進行電隔離的構造，有STI(Shallow Trench Isolation，淺溝槽隔離)[或SGI(ShallowGroove Iaolation，淺溝隔離)構造。這種淺溝槽構造，如圖6A-6D所示，是一種先在硅襯底1上形成淺溝槽，再向該溝槽內埋入氧化膜的構造，由于加工尺寸精度比一直到目前為止所用的LOCOS構造高，故成了對0.25微米以下的器件合適的構造。
即，使硅襯底1的表面氧化形成襯墊氧化膜2，向氧化膜2的上邊淀積防氧化膜3。接著，在硅襯底1上形成淺溝槽(圖6A、6B)。然后，在硅襯底1的溝槽部分內形成器件隔離氧化膜5(圖6C)。接著，淀積絕緣膜6，向溝槽內埋入(圖6D)。
但是，由于在上邊所說的STI構造中用各向異性的干法刻蝕法形成溝槽(圖6B)，故在溝槽上端部分上將形成拐角部分A，此外，在照原樣不變地氧化的情況下，溝槽上端部分的硅襯底形狀，如圖6C所示，有時候會形成銳角拐角部分4。
由于如果在襯底1上存在這樣的銳角拐角部分4，則將發生電場集中或應力集中，故在晶體管的電學特性中常常會產生異常。
為此，作為在溝槽上端部分的襯底上形成圓角(曲率)的方法，例如有A.Chatterjee等人在‘Technical Digest of IEDM’96、pp.829-832’中所述的方法。圖7A-7E示出了在上邊所說的襯底上形成曲率的方法。
在圖7A中，在使光刻膠13、TEOS膜15，防氧化膜3圖形化之后，在圖7B中，借助于氧化形成LOCOS12。然后，在圖7C中，除去LOCOS12膜，在防氧化膜3的側壁上形成TEOS膜作為氧化膜，以之為掩模，在圖7D中形成溝槽。接著，在圖7E中使溝槽內部氧化，在STI的溝槽上端部分形成曲率。
但是，在上述襯底上形成曲率的方法，要得到在這樣的上端部分上具有曲率的襯底形狀，要進行2次氧化(圖7B和7E)和1次膜淀積，故工序是復雜的。
發明的公開本發明的目的是提供可以簡化制造方法，同時可以形成具有所希望的曲率，且可以形成已變成為圓角的溝槽上端部分的半導體裝置的制造方法和用該方法得到的半導體裝置。
本發明還提供具有下述工序的半導體裝置的制造方法(a)在半導體襯底的電路形成面上形成襯墊氧化膜的工序；(b)在上述襯墊氧化膜的上邊形成防氧化膜的工序；(c)除去所希望位置的上述防氧化膜和襯墊氧化膜，使半導體襯底表面露出來的工序；(d)使上述襯墊氧化膜后退的工序；(e)用各向同性刻蝕法刻蝕半導體襯底的露出面的刻蝕工序；(f)以上述防氧化膜為掩模，形成規定深度溝槽的工序；(g)使上述襯墊氧化膜后退的工序；(h)使在上述半導體襯底上形成的溝槽部分氧化的工序；(i)向上述已氧化后的溝槽內部埋入埋入絕緣膜的工序；(j)除去在上述防氧化膜上邊形成的上述埋入絕緣膜的工序；(k)除去在上述半導體襯底的電路形成面上邊形成的上述防氧化膜的工序；(l)除去在上述半導體襯底的電路形成面上邊形成的上述襯墊氧化膜的工序。
本發明還提供用上述方法制造的半導體裝置。
附圖的簡單說明圖1A～1L的剖面構造圖示出了作為本發明的一個實施例的半導體裝置的溝槽隔離構造的制造方法。
圖2的流程圖示出了圖1A-1L所示的溝槽隔離構造的制造方法。
圖3A、3B是說明本發明的一個實施例的作用效果的說明圖。
圖4A、4B是說明本發明的一個實施例的作用效果的說明圖。
圖5A～5B是說明本發明的一個實施例的作用效果的說明圖。
圖6A～4D是說明現有技術中的半導體裝置的溝槽隔離構造的制造工序的說明圖。
圖7A～7E是現有技術中的溝槽隔離構造的制造工序的模式圖。
發明的詳細說明可以不氧化除去半導體襯底表面器件隔離用溝槽上端部分的拐角部分，而采用用刻蝕法的方法(A)來實現上述目的。
倘根據本發明，則半導體裝置可以用下述方法制造先用下述的方法(A)，即用由下述工序構成的方法，然后再經過晶體管構造的制造所必須的通常的工序來制造。構成上述方法(A)的工序是(a)在半導體襯底的電路形成面上形成襯墊氧化膜的工序；(b)在上述襯墊氧化膜的上邊形成防氧化膜的工序；(c)除去所希望位置的上述防氧化膜和襯墊氧化膜，使半導體襯底露出來的工序；(d)使上述襯墊氧化膜后退的工序；(e)用各向同性刻蝕法刻蝕半導體襯底的露出面的工序；(f)以上述防氧化膜為掩模，形成規定深度溝槽的工序；(g)使上述襯墊氧化膜后退的工序；(h)使在上述半導體襯底上形成的溝槽部分氧化的工序；(i)向上述已氧化后的溝槽內部埋入埋入絕緣膜的工序；
(j)除去在上述防氧化膜上邊形成的上述埋入絕緣膜的工序；(k)除去在上述半導體襯底的電路形成面的上邊形成的上述防氧化膜的工序；(l)除去在上述半導體襯底的電路形成面上邊形成的上述襯墊氧化膜的工序。
在上述的工序(e)中，在設工序(d)的襯墊氧化膜的后退量為T，設該襯底的露出面的刻蝕量為R的情況下，用各向同性刻蝕法對半導體襯底的露出面進行刻蝕使得T/R的范圍變成為1.5-2.5，借助于此，就可以更為確實地確保溝槽上端部分處的圓角。此外，在上述方法中，采用在工序(g)和工序(h)之間含有用(g-i)各向同性刻蝕法除去半導體襯底的露出面的工序和(g-ii)使該襯墊氧化膜后退的工序，抑制了因后邊的氧化工序引起的缺陷，從而可以更為充分地確保溝槽上端部分的圓角化。
在上述方法中，所謂‘使襯墊氧化膜后退’，指的是對襯墊氧化膜進行刻蝕以除去一部分襯墊氧化膜。
若對上述方法更為具體地說明，則變成為以下那樣的(B)-(D)的方法。
(B)在半導體裝置的制造方法中，具備下述工序的方法。
(a)在半導體襯底的電路形成面上形成襯墊氧化膜的工序；(b)在上述襯墊氧化膜上邊形成防氧化膜的工序；(c)除去所希望位置的上述防氧化膜和襯墊氧化膜，使半導體襯底露出來的工序；(d)使上述襯墊氧化膜后退的工序；(e)用各向同性刻蝕法刻蝕半導體襯底露出面的工序；(f)以上述防氧化膜為掩模，形成規定深度溝槽的工序；(g)使上述襯墊氧化膜后退的工序；(g-i)用各向同性刻蝕法除去半導體襯底露出面的工序；(g-ii)使上述襯墊氧化膜后退的工序；(h)使在上述半導體襯底上形成的溝槽部分氧化的工序；(i)向上述已氧化后的溝槽內部埋入埋入絕緣膜的工序；(j)除去在上述防氧化膜上邊形成的上述埋入絕緣膜的工序；(k)除去在上述半導體襯底電路形成面上邊形成的上述防氧化膜的工序(l)除去在上述半導體襯底電路形成面上邊形成的上述襯墊氧化膜的工序。
(C)在半導體裝置的制造方法中，具備下述工序的方法。
(a)在半導體襯底的電路形成面上形成襯墊氧化膜的工序；(b)在上述襯墊氧化膜上邊形成防氧化膜的工序；(c)除去所希望位置的上述防氧化膜和襯墊氧化膜，使半導體襯底露出來的工序；(d)使上述襯墊氧化膜后退的工序；(e)在設上述(d)工序的襯墊氧化膜的后退量為T，設上述襯底的露出面的刻蝕量為R的情況下，用各向同性刻蝕法對半導體襯底的露出面進行刻蝕，使得T/R的范圍變成為1.5-2.5的工序；(f)以上述防氧化膜為掩模，形成規定深度溝槽的工序；(g)使上述襯墊氧化膜后退的工序；(h)使在上述半導體襯底上形成的溝槽部分氧化的工序；(i)向上述已氧化后的溝槽內部埋入埋入絕緣膜的工序；(j)除去在上述防氧化膜上邊形成的上述埋入絕緣膜的工序；(k)除去在上述半導體襯底的電路形成面上邊形成的上述防氧化膜的工序(l)除去在上述半導體襯底的電路形成面上邊形成的上述襯墊氧化膜的工序。
(D)在半導體裝置的制造方法中，具備下述工序的方法。
(a)在半導體襯底的電路形成面上形成襯墊氧化膜的工序；(b)在上述襯墊氧化膜的上邊形成防氧化膜的工序；(c)除去所希望位置的上述防氧化膜和襯墊氧化膜，使半導體襯底露出來的工序；(d)使上述襯墊氧化膜后退的工序；(e)在設上述(d)工序的襯墊氧化膜的后退量為T，設上述襯底的露出面的刻蝕量為R的情況下，用各向同性刻蝕法對半導體襯底的露出面進行刻蝕，使得T/R的范圍變成為1.5-2.5的工序；(f)以上述防氧化膜為掩模，形成規定深度溝槽的工序；(g)使上述襯墊氧化膜后退的工序；(g-i)用各向同性刻蝕法除去半導體襯底露出面的工序；(g-ii)使上述襯墊氧化膜后退的工序；(h)使在上述半導體襯底上形成的溝槽部分氧化的工序；(i)向上述已氧化后的溝槽內部埋入埋入絕緣膜的工序；(i)除去在上述防氧化膜上邊形成的上述埋入絕緣膜的工序；(k)除去在上述半導體襯底的電路形成面上邊形成的上述防氧化膜的工序(l)除去在上述半導體襯底電路形成面上邊形成的上述襯墊氧化膜的工序。
用上述的方法(A)～(D)，可以得到下述的半導體裝置(E)～(H)。
(E)半導體裝置可以用下述方法制造先在半導體襯底的電路形成面上形成襯墊氧化膜，上述襯墊氧化膜的上邊形成防氧化膜，除去所希望位置的上述防氧化膜和襯墊氧化膜，使半導體襯底露出來，使上述襯墊氧化膜后退，用各向同性刻蝕法刻蝕半導體襯底的露出面，以上述防氧化膜為掩模，形成規定深度的溝槽，使上述襯墊氧化膜后退，使在上述半導體襯底上形成的溝槽部分氧化，向上述已氧化后的溝槽內部埋入埋入絕緣膜，除去在上述防氧化膜上邊形成的上述埋入絕緣膜，除去在上述半導體襯底的電路形成面上邊形成的上述防氧化膜，除去在上述半導體襯底的電路形成面上邊形成的上述襯墊氧化膜，然后，再經過制造晶體管構造所必須的通常的工序。
(F)半導體裝置可以用下述方法制造先在半導體襯底的電路形成面上形成襯墊氧化膜，上述襯墊氧化膜的上邊形成防氧化膜，除去所希望位置的上述防氧化膜和襯墊氧化膜，使半導體襯底露出來，使上述襯墊氧化膜后退，在設襯墊氧化膜的后退量為T，設襯底的露出面的刻蝕量為R的情況下，用各向同性刻蝕法對半導體襯底的露出面進行刻蝕，使得T/R的范圍變成為1.5-2.5，以上述防氧化膜為掩模，形成規定深度的溝槽，用使襯墊氧化膜后退的各向同性刻蝕法除去半導體襯底的露出面，使上述襯墊氧化膜后退，在上述半導體襯底上形成的溝槽部分氧化，向上述已氧化后的溝槽內部埋入埋入絕緣膜，除去在上述防氧化膜上邊形成的上述埋入絕緣膜，除去在上述半導體襯底電路形成面上邊形成的上述防氧化膜，除去在上述半導體襯底的電路形成面上邊形成的上述襯墊氧化膜，然后，再經過制造晶體管構造所必須的通常工序。
(G)半導體裝置可以用下述方法制造先在半導體襯底的電路形成面上形成襯墊氧化膜，上述襯墊氧化膜上邊形成防氧化膜，除去所希望位置的上述防氧化膜和襯墊氧化膜，使半導體襯底露出來，使上述襯墊氧化膜后退，在設襯墊氧化膜的后退量為T，設襯底的露出面的刻蝕量為R的情況下，用各向同性刻蝕法除去半導體襯底的露出面，使得T/R的范圍變成為1.5-2.5，以上述防氧化膜為掩模，形成規定深度的溝槽，使襯墊氧化膜后退，使在上述半導體襯底上形成的溝槽部分氧化，向上述已氧化后的溝槽內部埋入埋入絕緣膜，除去在上述防氧化膜上邊形成的上述埋入絕緣膜，除去在上述半導體襯底電路形成面上邊形成的上述防氧化膜，除去在上述半導體襯底電路形成面上邊形成的上述襯墊氧化膜，然后，再經過制造晶體管構造所必須的通常工序。
(H)半導體裝置可以用下述方法制造先在半導體襯底的電路形成面上形成襯墊氧化膜，上述襯墊氧化膜的上邊形成防氧化膜，除去所希望位置的上述防氧化膜和襯墊氧化膜，使半導體襯底露出來，使上述襯墊氧化膜后退，用各向同性刻蝕法對半導體襯底的露出面進行刻蝕，以上述防氧化膜為掩模，形成規定深度的溝槽，用使襯墊氧化膜后退的各向同性刻蝕法，除去半導體襯底的露出面，使上述襯墊氧化膜后退，使在上述半導體襯底上形成的溝槽部分氧化，向上述已氧化后的溝槽內部埋入埋入絕緣膜，除去在上述防氧化膜上邊形成的上述埋入絕緣膜，除去在上述半導體襯底電路形成面上邊形成的上述防氧化膜，除去在上述半導體襯底電路形成面上邊形成的上述襯墊氧化膜，然后，再經過制造晶體管構造所必須的通常工序。
如上所述，由于其構成為用各向同性刻蝕法在硅襯底的上端部分形成曲率，故在硅襯底的上端部分形成曲率的工序中，必要的氧化處理變成為僅僅一次，可以簡化工序。
以下，參照


本發明的實施例。用圖1A～1L說明作為本發明的一個實施例的半導體裝置的溝槽隔離構造的制造方法。
圖1A～1L是本發明的一個實施例的半導體裝置的制造過程的剖面構造圖。圖2的流程圖示出了該制造方法的概略。以下，沿著圖2的流程邊參照附圖1A～1L邊對制造方法進行說明。
(1)在通常的條件，例如，在800℃-1000℃下對半導體襯底，例如，硅襯底1的表面進行熱氧化，形成厚度約5-15nm，理想地說為10nm的襯墊氧化膜2(圖2的工序(101)、(102)和圖1A、圖1B)。
(2)在襯墊氧化膜2的上邊淀積防氧化膜3，例如Si3N4膜，通常所使用的厚度約200nm(工序103)。
(3)在防氧化膜3上邊形成光刻膠13(圖2的工序(104)和圖1C)。
(4)在使用通常的暴光法除去了所希望位置的光刻膠13之后，用干法刻蝕法等除去防氧化膜3和襯墊氧化膜2。這時，刻蝕不能用襯墊氧化膜2阻止，通常，Si表面會被過刻蝕(圖2的工序(105)、(106)和圖1D)。
(5)然后，除去光刻膠，用HF等使襯墊氧化膜2后退，再用各向同性刻蝕法(溫法或干法刻蝕)除去已露出來的硅襯底的表面(圖2的工序(107)-(109)和圖1E、1F)。在該濕法刻蝕中使用的液體即便是在襯底清洗之際一般所使用的NH3、H2O、H2O2的混合液也可以。此外，該襯墊氧化膜2的后退量，在考慮0.14微米以下的工藝的情況下，理想的是約10-30nm，此外用各向同性刻蝕法除去已露出來的硅襯底1的除去量理想的是5-15nm。
(6)以防氧化膜3為掩模，形成使硅襯底1的表面側壁對硅襯底1具有規定的角度(例如，圖6所示的A部分的角度為90-110度)的淺溝槽(圖2的工序(110)和圖1G)。
(7)其次，用HF等刻蝕除去約10nm的襯墊氧化膜使之后退(圖2的工序(111)和圖1H)。
(8)然后，在例如900-1100℃的干氧化氣氛中使氧濃度稀釋，使硅襯底1的表面熱氧化約10nm，在溝槽部分上形成器件隔離熱氧化膜5(圖2的工序(112)和圖1I)。
(9)用化學氣相淀積法(CVD)法、濺射法等淀積硅氧化膜等的絕緣膜并進行埋入(以下，叫做埋入絕緣膜6)。此外用這些化學氣相淀積法、濺射法制作的硅氧化膜等一般說都是粗膜，故在淀積了埋入絕緣膜6之后，目的為使之致密化，也可以進行1100℃前后的退火或在氧化氣氛中使硅襯底1氧化(圖2的工序(113)和圖1J)。
(10)借助于用化學機械研磨法(CMP)或干法刻蝕進行深刻蝕的辦法除去埋入絕緣膜6。在這種情況下，防氧化膜3變成為刻蝕阻擋層，起著防止防氧化膜3下邊的硅襯底1被刻蝕的作用(圖2的工序(114)和圖1K)。
(11)接著，采用除去防氧化膜3和襯墊氧化膜2的辦法，完成溝槽埋入構造(圖2的工序(115)和圖1L)。
然后，經過晶體管構造所必須的例如柵極氧化膜、柵極電極的形成、雜質的導入、布線、層間絕緣膜等、多層布線構造的形成、表面保護膜的形成等，完成半導體裝置。
其次，對本發明的一個實施例的作用效果進行說明。
本發明的實施例和現有技術的不同之處有在上述制造工序(d)中，使襯墊氧化膜2后退，在工序(e)中用各向同性刻蝕法除去硅襯底1的露出面，在工序(g)中使襯墊氧化膜2后退5-40nm理想的是后退10-20nm這3點。
作為在溝槽上端部分上簡單地形成曲率的方法，預先除去在防氧化膜3的刻蝕時產生的襯底1的拐角部分(圖6B)的A(圓角化)是重要的。在現有技術中，雖然用氧化進行該拐角部分的除去，但是，在本發明的方法中則用各向同性刻蝕法進行。
首先，對工序(e)的作用，用圖3A、3B進行說明。
圖3A、3B模式性畫出的是在防氧化膜3的刻蝕后，不使襯墊氧化膜2后退地進行硅襯底1露出面的各向同性刻蝕時的實驗結果。
在圖3A中，在與溝槽上端部分的襯墊氧化膜2接連的A部位，使襯底1的形狀銳角化。
這是因為在與襯墊氧化膜2不接連的區域中，從所有的方向進行刻蝕，但在與襯墊氧化膜2接連的部位上則變成為從一個方向進行刻蝕而變成為上述形狀的。
為此，在進行該各向同性刻蝕之前，如果預先已使襯墊氧化膜2后退，則形狀不會象上述形狀那樣銳角化，而且，在各向同性刻蝕中由于可以優先除去拐角部分，故可以得到不是圖3B所示那樣的銳角形狀，變成為在以后的氧化中易于形成曲率的形狀。
但是，如果不能正確地進行襯墊氧化膜2的后退量T和刻蝕量R的設定，則如圖4A所示，在用A表示的部分處就會再次形成拐角部分，使曲率錯開地形成。
圖4B示出了襯墊氧化膜2的后退量T和刻蝕量R之間的關系，使刻蝕量R恒定，以0.5的步距，示出了后退量T和刻蝕量R之比T/R從1到3為止的曲線。
由圖4B可知，在比T/R從1.5到2.5時變成為除去了拐角的形狀，但是在比T/R＝1的情況下，則襯底形狀將變成為垂直。此外，在T/R為3時，臺階變大，形成了拐角部分。當對比T/R＝1或3進行氧化時，由于將變成為難于形成曲率，故比T/R理想的是在1.5-2.5的范圍內。
其次，對工序(g)的作用效果進行說明。
圖5A和圖5B的虛線示出了溝槽形成工序(f)完成時的形狀，在虛線所示的形狀中，在襯墊氧化膜2的端部已除去了硅襯底1，產生了臺階。如果在該狀態下進行氧化，則如圖5A、5B所示，臺階將變成為銳角。
其理由如下。
即，在襯墊氧化膜2的端部附近，由于因氧化而引起的體積膨脹(約2倍)使防氧化膜3發生撓曲，作為其反力而產生壓縮應力。
人們知道，當在氧化膜中產生了壓縮應力時，就可以抑制氧化，為此，在襯墊氧化膜2的端部附近，氧化就受到抑制。另一方面，由于在稍許離開襯墊氧化膜2的端部附近的區域中這些影響小，故氧化得以順利地進行，作為結果臺階變大。
為此，如圖5B所示，當使襯墊氧化膜2后退之后，這些影響遠離臺階而去，由于在刻蝕之際產生的臺階可以用氧化除去，故可以形成平滑的形狀。
此外，在工序(f)中的硅襯底1上形成了溝槽之后，在溝槽表面上有時候會產生對表面進行刻蝕時的損傷。要想用各向同性刻蝕法除去該損傷，就需要除去數微米的硅襯底1的表面，為此，襯墊氧化膜2的端部的硅襯底1臺階會變得更大。
為此，若在溝槽部分的氧化工序(h)之前，先用HF等使襯墊氧化膜2進一步后退[工序(g-i)和工序(g-ii)]，則可以減輕臺階。在產生了干法刻蝕時的損傷時，如上所述，理想的是借助于工序使襯墊氧化膜2進一步后退。
根據上述理由，倘采用本發明的一個實施例，可以與現有方法同等地形成溝槽上端部分的曲率，工序可以進一步簡化。
即，在本發明的一個實施例中，由于其構成為使用各向同性刻蝕法，在襯底1的上端部分形成曲率，故在用來在襯底1的上端部分上形成曲率的工序(工序(d)-(h))中，必要的氧化處理，變成為僅僅1次(工序(h))，因而可以簡化工序。
因此，倘采用本發明，可以實現可以形成具有曲率的溝槽上端部分的半導體裝置的制造方法及裝置。
如上所述，采用有效地使用各向同性刻蝕的辦法，可以實現即便是不增加氧化工序也不會使晶體管或電容的耐壓特性劣化的半導體裝置的制造方法和用該方法得到的半導體裝置。
即，在簡化制造方法的同時，可以實現可以形成具有曲率的溝槽上端部分的半導體裝置的制造方法和用該方法得到的半導體裝置。
權利要求
1.一種半導體裝置的制造方法，其特征是具備下述工序(a)在半導體襯底的電路形成面上形成襯墊氧化膜的工序；(b)在上述襯墊氧化膜的上邊形成防氧化膜的工序；(c)除去所希望位置的上述防氧化膜和襯墊氧化膜，使半導體襯底表面露出來的工序；(d)使上述襯墊氧化膜后退的工序；(e)用各向同性刻蝕法刻蝕半導體襯底的露出面的刻蝕工序；(f)以上述防氧化膜為掩模，形成規定深度溝槽的工序；(g)使上述襯墊氧化膜后退的工序；(h)使在上述半導體襯底上形成的溝槽部分氧化的工序；(i)向上述已氧化后的溝槽內部埋入埋入絕緣膜的工序；(j)除去在上述防氧化膜上邊形成的上述埋入絕緣膜的工序；(k)除去在上述半導體襯底的電路形成面上邊形成的上述防氧化膜的工序；(l)除去在上述半導體襯底的電路形成面上邊形成的上述襯墊氧化膜的工序。
2.權利要求1所述的半導體裝置的制造方法，其特征是在工序(g)和工序(h)之間，含有(g-i)用各向同性刻蝕法除去半導體襯底露出面的工序；(g-ii)使該襯墊氧化膜后退的工序。
3.權利要求1或2所述的半導體裝置的制造方法，其特征是在上述的工序(e)中，在設工序(d)的襯墊氧化膜的后退量為T，設該襯底露出面的刻蝕量為R的情況下，用各向同性刻蝕法對半導體襯底的露出面進行刻蝕使得T/R的范圍變成為1.5-2.5。
4.一種半導體裝置，其特征是用下述步驟制造先在半導體襯底的電路形成面上形成襯墊氧化膜，在該襯墊氧化膜上邊形成防氧化膜，除去所希望位置的上述防氧化膜和襯墊氧化膜，使半導體襯底表面露出來，使上述襯墊氧化膜后退，用各向同性刻蝕法刻蝕半導體襯底的露出面，以上述防氧化膜為掩模，形成規定深度的溝槽，使上述襯墊氧化膜后退，使在上述半導體襯底上形成的溝槽部分氧化，向上述已氧化后的溝槽內部埋入埋入絕緣膜，除去在上述防氧化膜上邊形成的上述埋入絕緣膜，除去在上述半導體襯底的電路形成面上邊形成的上述防氧化膜，除去在上述半導體襯底的電路形成面上邊形成的上述襯墊氧化膜。
5.權利要求4所述的半導體裝置，其特征是通過在氧化溝槽部分之前用各向同性刻蝕法除去半導體襯底的露出面，使襯墊氧化膜后退的工序得到。
6.權利要求5所述的半導體裝置，其特征是設最初的襯墊氧化膜的后退量為T，設各向同性刻蝕法對半導體裝置露出面的刻蝕量為R的情況下，通過用各向同性刻蝕法對半導體襯底的露出面進行刻蝕使得T/R的范圍變成為1.5-2.5的方法得到。
全文摘要
在襯底上形成襯墊氧化膜和防氧化膜,除去部分防氧化膜和襯墊氧化膜露出襯底,后退襯墊氧化膜,刻蝕襯底露出面,形成規定深度溝槽,后退襯墊氧化膜,氧化溝槽部分,向其內部埋入埋入絕緣膜,除去防氧化膜上的埋入絕緣膜和防氧化膜, 除去襯墊氧化膜,在氧化溝槽部分前,各向同性刻蝕和后退襯墊氧化膜使溝槽上端部分圓角化具有曲率,使氧化工序僅僅進行1次,制造不會使溝槽上端部分的晶體管的電性不合格的半導體裝置。
文檔編號H01L21/762GK1275801SQ00117939
公開日2000年12月6日 申請日期2000年6月1日 優先權日1999年6月1日
發明者石塚典男, 三浦英生, 池田修二, 吉田安子, 鈴木範夫, 渡部浩三, 金光賢司 申請人:株式會社日立制作所