專利名稱：用于銅互連的阻擋層增強工藝的制作方法
技術領域：
本發明涉及將薄膜增強層淀積到已有的超薄阻擋層上的電化學淀積工藝，以修復缺陷和增強阻擋層的阻擋特性。淀積的薄膜增強層作為阻擋層和用于隨后鍍銅工藝的籽晶層。
相關申請的交叉參考本申請要求2001年7月25日申請的序列號為No.60/298,138美國.臨時申請的優先權。
背景技術：
需要金屬化圖形來互連多個器件以形成集成電路。對于高性能的超大規模集成(ULSI)的芯片，通常使用六層或更多金屬化層。隨著制造廠降低器件尺寸并將更多的器件封裝到集成電路芯片上，期望增加層的數量。
集成電路芯片的性能受互連的信號傳播延遲限制，信號傳播延遲也稱做“RC”延遲。為了提高電路速度，重要的是減少與互連有關的R(電阻)和C(電容)。近來，已引入銅金屬化代替集成電路制造中的鋁金屬化，是由于和鋁相比，銅具有較低的電阻率和較高的載流容量。
銅金屬化要求與鋁金屬化不同的處理。代替形成鋁互連中使用的金屬淀積之后構圖，通常使用鑲嵌工藝形成銅互連。在鑲嵌工藝中，導體圖形首先蝕刻到介質材料內。然后，用銅填充蝕刻的圖形。然后使用化學機械拋光(“CMP”)步驟在區域(field)上除去過量的銅。使用通路孔(via-hole)連接集成電路芯片中形成的不同金屬化層。當分別填充和拋光導體線圖形和通路孔圖形時，工藝經常稱做“單鑲嵌”工藝。當同時填充導體線和通路孔圖形時，工藝經常稱做“雙鑲嵌”工藝。
在已知的鑲嵌工藝中，在引入銅之前，阻擋層和籽晶層依次淀積在構圖的介質層表面上。需要阻擋層以防止銅擴散到器件區內。當接觸硅時，銅損壞了硅器件操作。通常，選擇薄難熔金屬或金屬氮化物作為阻擋層。代表性的阻擋層材料包括鉭、氮化鉭、鎢、氮化鎢、鈦和氮化鈦。需要籽晶層為電化學淀積反應提供傳導性并為隨后的銅電鍍提供成核位置。通常，薄銅層淀積在阻擋層上作為籽晶層。
用于銅的鑲嵌工藝的最重要要求之一是使淀積的銅完全填充具有高的高寬比(深度除以寬度計算出)的蝕刻的線或溝槽和孔的小幾何形狀。經常使用電鍍工藝淀積銅是由于與物理汽相淀積(“PVD”)或化學汽相淀積(“CVD”相比，這種工藝具有較好的縫隙填充能力。由于電化學銅淀積工藝可以將更多的銅淀積在小的溝槽內而不是溝槽外，因此常常稱做“高效填充”(super-filling)。
PVD技術例如包括各種蒸發和濺射技術，例如DC和/或RF等離子體濺射、偏置濺射、磁控濺射、離子電鍍、或離子化金屬等離子體濺射。PVD工藝由于它們的各向異性和定向性通常產生非保形淀積。CVD技術包括例如熱CVD、等離子體增強的CVD、低壓CVD、高壓CVD以及金屬有機CVD。CVD工藝常常產生保形的淀積，在包括區域(field)和開口的底面和側面的整個表面上具有基本上均勻的厚度。
目前，主要通過如濺射和電離濺射的PVD工藝淀積阻擋層和籽晶層。經常，阻擋層和籽晶層在兩個不同的真空室中依次淀積，同時不破壞真空以避免表面污染。這種淀積工藝中的關鍵因素是蝕刻圖形內的膜厚度，特別是蝕刻線或溝槽和通路的側面和底部上的膜厚度。PVD工藝通常在這些蝕刻的圖形中而不是介質材料的平坦的區域(field)上形成較薄的膜層。這些層的臺階覆蓋率存在問題。膜必須連續并且無缺陷。阻擋層中的孔隙或缺陷將危害器件的集成度。籽晶層中的孔隙或缺陷將導致電鍍的銅膜中產生孔隙或缺陷。
要提高臺階覆蓋，現已嘗試使用CVD工藝淀積阻擋層和籽晶層。但CVD工藝的產出沒有PVD工藝好，并且CVD工藝更昂貴。由CVD工藝淀積的銅籽晶層經常具有較差的粘附性、較高的雜質以及較差的晶向，當額外的銅電化學地淀積在這種籽晶層上時產生問題。有時PVD與CVD結合使用，由此在CVD淀積的銅籽晶層上通過PVD工藝淀積單獨的銅籽晶層，進一步增加了CVD工藝的費用。因此，用于銅互連的阻擋層和籽晶層的PVD工藝盡管具有以上指出的臺階覆蓋問題但仍然優選。
對PVD淀積技術的改進沒有解決用PVD淀積的阻擋層和籽晶層的膜覆蓋問題。隨著器件尺寸持續減小，將來溝槽側壁上的阻擋膜層將需要小于10納米。需要組合的技術以滿足更嚴格的要求。
U.S.專利No.6,136,707教導了將CVD形成的第一銅籽晶層與PVD形成的第二銅籽晶層組合的方法。U.S.專利No.6,197,181公開了將由堿性鍍液電解淀積的第一銅籽晶層與通過PVD形成的第二銅籽晶層組合的方法。這兩個專利都需要附加的處理步驟以獲得較好的PVD銅籽晶層粘附性。然而，這些專利中公開的方法不能解決缺陷的阻擋層或阻擋層和銅籽晶層之間較差界面引起的問題。
因此，制造業尋求電化學地淀積銅到高的高寬比孔和溝槽內的更好方法。

發明內容
本發明包括將金屬施加到微電子工件的工藝和設備，其中微電子工件包括其內設置有一個或多個微凹槽結構的表面。更通常，微電子工件為半導體晶片，例如硅或砷化鎵半導體晶片。優選，金屬為使用鑲嵌或雙鑲嵌工藝施加的銅，在半導體晶片中的溝槽或孔或通路或其它結構中形成金屬化層。
在根據本發明的工藝中，步驟包括(a)在微電子工件的表面上，包括在微凹槽結構的壁上形成阻擋層；(b)在阻擋層上形成增強層，其中所述增強層由金屬合金組成；以及(c)將金屬電鍍到增強層上以填充微凹槽結構。
優選，使用如無電鍍或電鍍工藝等電化學淀積工藝形成增強層，厚度為100以下，最優選從10到100。備選地，可以使用CVD或PVD工藝形成增強層。
在一個實施例中，增強層由銅合金形成，例如Cu-Al、Cu-Mg和/或Cu-Zn。在另一實施例中，增強層由如Co-P等二元合金組合物或如Co-W-P等三元合金組合物形成。
增強層保形地覆蓋阻擋層，甚至是覆蓋阻擋層具有縫、不連續之處或晶界缺陷的地方。對于硅半導體晶片，阻擋層可以是鈦、氮化鈦或其它已知的阻擋層材料。增強層具有傳導性，足以允許其上淀積金屬，優選銅。此后，例如通過化學機械拋光從區域(field)表面上除去過量的金屬。淀積的金屬留在微電子結構內，形成需要的互連或金屬化層。
在另一實施例中，工藝步驟包括(a)在微電子工件的表面上，包括在微凹槽結構的壁上形成阻擋層；(b)在阻擋層上形成金屬合金的增強層；(c)在增強層上形成籽晶層；以及
(d)在增強層上電鍍金屬以填充微凹槽結構。
在該備選實施例中，籽晶層包括金屬合金的另一層，或者包括計劃淀積在微電子結構內的金屬層。由此，籽晶層可以是銅合金、如Co-P的二二元合金，或如Co-W-P的三元合金。形成的籽晶層優選具有50到500的厚度。
可以在包括制造微電子電路或部件的多個設備的生產線中進行鑲嵌工藝，其中使用多個設備中的一個或多個設備將鑲嵌工藝中的互連金屬化施加到微電子工件的表面，用于形成微電子電路或部件。微電子工件優選為硅或砷化鎵半導體晶片，在晶片內已形成有孔或溝槽或通路，適合于金屬化形成微電子電路或部件。此時，一個或多個裝置包括使用第一淀積工藝將阻擋層施加到微電子工件表面的裝置，其中阻擋層通常不適合互連金屬化的體電化學淀積；使用第二淀積工藝將增強層施加到阻擋層上的裝置，其中增強層由合金組合物形成，該合金組合物通常適用于隨后電化學施加預定厚度金屬，代表互連金屬化的體部分；以及在增強層上電化學地施加金屬的裝置。
優選，施加增強層的裝置為用于電化學淀積的設備，例如用于無電鍍或電鍍工藝的設備。或者，施加增強層的裝置可以是用于CVD或PVD工藝的設備。施加增強層的裝置能夠將增強層保形地施加到阻擋層上，施加的厚度為100或更少，優選10到100厚。增強層優選由如Cu-Al、Cu-Mg和/或Cu-Zn等銅合金、Co-P等二元合金或如Co-W-P等三元合金形成，或者甚至可以是這些合金的混合物。
電化學涂覆金屬到增強層上的裝置能夠涂覆銅作為鑲嵌工藝中的金屬。一旦銅引入到金屬化層或微電子結構內，提供從微電子工件的區域(field)表面上除去部分銅金屬的裝置。優選，除去部分銅金屬的裝置包括化學機械拋光設備。
該設備可以包括涂覆阻擋層的第一室和涂覆增強層的第二室。此外，可選的附加籽晶層和銅金屬化層可以淀積到工件上，而在第二室中向工件涂覆增強層。由此，可以在設備內的單個室中進行增強層、可選的籽晶層以及銅金屬的電化學淀積。


通過參考下面結合附圖的詳細說明和權利要求書可以完全理解本發明。
圖1A為已蝕刻形成介質圖形溝槽的硅半導體晶片的剖面圖；圖1B為具有溝槽的硅半導體晶片的剖面圖，其中示出了如鉭或氮化鉭的薄阻擋層均勻地淀積在表面上；圖2為具有溝槽的硅半導體晶片的剖面圖，溝槽已涂覆有薄阻擋層，并且示出了通常形成在薄阻擋層中的表面缺陷；圖2A為圖2的涂覆的硅半導體晶片溝槽的放大剖面圖；圖3為具有溝槽的硅半導體晶片的剖面圖，根據本發明首先涂覆薄阻擋層，然后為阻擋增強層。
圖4為圖3的硅半導體晶片的剖面圖，其中已使用電化學淀積法用銅填充了溝槽；圖5為圖4的硅半導體晶片的剖面圖，已拋光表面除去過量的銅之后，留下了完成的鑲嵌導體圖形；圖6為備選實施例的剖面圖，其中硅半導體晶片具有完成的鑲嵌導體圖形，并且其中用銅填充溝槽之前，銅籽晶層已淀積在阻擋增強層上；以及圖7為用埃表示的75C的阻擋層上Co-W-P合金阻擋增強膜的淀積速率與用分鐘表示的時間的曲線圖。
具體實施例方式
參考圖1A，如SiO2等硅介質材料10包括局部放大剖面圖中所示的半導體晶片。介質材料10具有形成其內的溝槽12。
介質材料10的表面涂覆有薄阻擋層14，優選使用PVD工藝，然而也可以使用CVD工藝。阻擋層通常為薄難熔金屬或金屬氮化物。代表性的阻擋層材料包括鉭、氮化鉭、氮化硅鉭、鎢、氮化鎢、氮化硅鎢、鈦、氮化鈦和氮化硅鈦以及其它的三元氮化物。
如圖1A所示，阻擋層14形成為沒有不連續之處或表面缺陷的連續層或膜。對于這種阻擋層，這是理想的表面覆蓋。區域(field)和溝槽內平坦的底部表面上的阻擋層厚度通常從100到500，取決于溝槽的高寬比和開口尺寸，溝槽側壁上的阻擋層厚度為100或更少。對于具有大深度的很小開口，側壁上的淀積膜太薄，產生不連續之處和表面缺陷。
接下來參考圖2和2A，形成在介質材料10上的阻擋層16顯示在溝槽12內具有表面覆蓋缺陷。如圖2所示，阻擋層16沒有光滑地覆蓋溝槽側壁和平坦的底面。縫18留在阻擋層沒有覆蓋介質材料的底部角落中。不連續之處20為沿側壁的覆蓋中的斷裂之處。晶界22表示抑制了已知的鑲嵌工藝中隨后在阻擋層上形成的銅籽晶層固有粘附性的表面缺陷。
阻擋層中的大多數故障涉及晶界的銅擴散，是由于晶界擴散遠快于通過體的擴散。現已提出“填充”晶界以提高具有晶界缺陷的阻擋層的阻擋性質。例如，通常在氧氣氛中退火TiN阻擋層以在晶界處“填充”氧。減小晶界處擴散的另一方法是將其它材料添加到初始的阻擋金屬中以形成合金。添加的材料通常聚集在晶界(也稱做隔離)。調節合金組合物以滿足不同的要求。例如，如Cu-Sn、Cu-Zn、Cu-Mg或Cu-Al的銅合金可以用做用于銅的擴散阻擋。合金中添加的金屬通常聚集在晶界表面或自由面，并且防止了銅原子移動。現已知Cu-Sn和Cu-Zn通過防止氧擴散減慢了Cu在空氣中的腐蝕。近來，已研究使用Cu-Al作為用于銅的擴散阻擋，是由于Al往往在晶界處和表面處分離出。
在阻擋層上淀積籽晶層時最困難的問題之一是使初始的阻擋層和其上淀積的籽晶層之間得到良好的粘附性。鍍覆的銅較差地粘附到阻擋層表面。這就是為什么U.S.專利6,197,181中介紹的籽晶增強層沒有直接淀積在阻擋層上，而是淀積到PVD淀積的銅籽晶層上的原因。直接淀積在阻擋層上的CVD銅籽晶層也具有較差的粘附性，經常使用PVD銅籽晶層提高CVD銅籽晶層的粘附性。
使用CVD工藝、PVD工藝或電化學工藝在阻擋層16上保形地淀積阻擋增強層24，優選電化學工藝或CVD工藝。最優選如無電鍍和電鍍工藝的電化學淀積工藝。阻擋增強層從10到100厚，并覆蓋了阻擋層16中存在的缺陷，例如縫18、不連續之處20以及晶界22。阻擋增強層具有良好的臺階覆蓋。
阻擋增強層24意在增強擴散阻擋層的性能并作為隨后的鍍銅工藝的籽晶層。由此，淀積阻擋增強層可以不必需要單獨的銅籽晶層。
阻擋增強層由將粘附于阻擋層并也允許隨后鍍銅的導電金屬形成。優選，阻擋增強層由選自以下之中的一種二元或三元金屬合金材料形成鈷-磷(Co-P)或鈷-鎢-磷(Co-W-P)；或者由如Cu-Al、Cu-Mg、Cu-Sn和/或Cu-Zn的銅合金，或者可以是這些合金的混合物。
優選，淀積作為阻擋增強層的合金材料為Co-W-P。用于Co-W-P的電化學淀積工藝詳細地介紹在U.S.專利5,695,810中，在這里引入作為參考。用于該合金的通常的淀積溫度從室溫到90℃。然而，在90℃，通過蒸發損失的電解水溶液會過多，由此優選如75℃的較低溫度。對于給定的淀積化學物質，通過控制淀積時間和溫度可以控制淀積的Co-W-P的厚度。在電化學淀積工藝中75℃下以每分鐘約100到200的速率將Co-W-P合金材料淀積在TiN阻擋層上，如圖6所示。
優選電化學淀積工藝淀積阻擋增強層。這種工藝與標準的鍍銅工藝以及銅互連制造中已使用的設備兼容。因此通過在現有的系統中安裝新的工藝室，用于阻擋增強層的新的電化學淀積工藝可以容易地與現有的鍍覆設備結合。合適的結合設備構成顯示在U.S.專利6,017,437中的圖12。結合的設備結構降低了設備成本，并允許簡單的晶片工藝流程順序。淀積阻擋增強層之后，晶片可以直接傳送到鍍銅組件以完成鍍覆工藝，同時不離開鍍覆設備。
阻擋增強層24涂覆在阻擋層16之后，蝕刻的圖形填充有圖4所示的電鍍銅。此后，優選通過化學機械拋光(“CMP”)步驟，拋光區域(field)表面，除去過量的銅。CMP之后完整的鑲嵌導體圖形顯示在圖5中。
在備選實施例中，兩個單獨層可以淀積在阻擋層上。如圖6所示，介質晶片材料10的放大剖面圖具有形成在其內的溝槽12。阻擋層16淀積在溝槽的平坦的底部和側壁表面，并且其內具有前一實施例中指出的晶界、縫和不連續之處。阻擋增強層24再次涂覆到阻擋層16上。此后，籽晶層28形成在阻擋增強層24上。籽晶層28可以形成為合金，例如用于形成阻擋增強層24或者可以是銅金屬。雖然可以通過CVD、PVD或電化學淀積工藝淀積籽晶層，但優選電化學淀積工藝。此外，更經濟的是使用兼容的淀積工藝，并且優選在相同的設備中淀積阻擋增強層和籽晶層。
實例例1單個阻擋增強層淀積在TiN阻擋層上。TiN阻擋層濺射在二氧化硅介質材料上。然后清潔和沖洗TiN阻擋層表面。然后在TiN阻擋層上淀積薄無電鍍Co-W-P層。用于淀積的電解液由以下組成CoClx6H2O 30g/l(NH4)2WO410g/lNa3C6H5O7xH2O 80g/l
NaH2PO2xH2O 20g/l用KOH調節至pH＝9.5淀積溫度為75℃，淀積時間約1分鐘。淀積的膜(約100)具有良好的擴散性質，并且成功地用做隨后鍍銅工藝的籽晶層。
例2濺射的鉭阻擋層涂覆到二氧化硅介質襯底。由于現已知直接將Co-W-P淀積到鉭上具有少量的粘附性，因此濺射薄層(約100)的鈷到鉭表面。然后，通過無電鍍在75℃淀積約1分鐘Co-W-P層到濺射的Co表面上。組合的膜(約200)得到滿意的粘附性。然后銅直接電鍍到Co-W-P層上。在本例中，Co層為阻擋增強層，Co-W-P為用于鍍銅的籽晶層。
本例示出了根據本發明的第二實施例(1)可以使用兩個不同層——阻擋增強層和籽晶層；以及(2)使用不同的淀積技術淀積阻擋增強層和籽晶層。
通過優選實施例的詳細說明和例子示出了本發明。在本領域中技術人員的能力內可以對形式和細節進行多種改變。因此，本發明必須由權利要求書衡量，而不是例子或優選實施例的說明內容。
權利要求
1.一種將金屬涂覆到微電子工件的工藝，微電子工件包括其內設置有一個或多個微凹槽結構的表面，該工藝包括以下步驟(d)在微電子工件的表面上，包括在微凹槽結構的壁上形成阻擋層；(e)在阻擋層上形成增強層，其中所述增強層由金屬合金組成；以及(f)將金屬電鍍到增強層上以填充微凹槽結構。
2.根據權利要求1的工藝，其中使用電化學淀積工藝形成增強層。
3.根據權利要求2的工藝，其中電化學淀積工藝選自無電鍍和電鍍工藝
4.根據權利要求1的工藝，其中使用CVD工藝形成增強層。
5.根據權利要求1的工藝，其中使用PVD工藝形成增強層。
6.根據權利要求1的工藝，其中增強層的厚度為100或更少。
7.根據權利要求1的工藝，其中增強層的厚度被形成為具有10到100的厚度范圍。
8.根據權利要求1的工藝，其中如此形成的阻擋層有縫、不連續之處或晶界缺陷，并且其中增強層保形地覆蓋阻擋層。
9.根據權利要求1的工藝，其中增強層由銅合金形成。
10.根據權利要求9的工藝，其中銅合金選自Cu-Al、Cu-Mg、Cu-Zn、Cu-Sn及其這些合金的混合物。
11.根據權利要求1的工藝，其中增強層由二元合金組合物形成。
12.根據權利要求11的工藝，其中合金為Co-P。
13.根據權利要求1的工藝，其中增強層由三元合金組合物形成。
14.根據權利要求13的工藝，其中合金為Co-P-W。
15.根據權利要求1的工藝，其中電鍍到增強層上的金屬為銅。
16.根據權利要求1的工藝，還包括(e)從微電子工件的表面上除去部分金屬。
17.根據權利要求16的工藝，其中通過化學機械拋光除去。
18.根據權利要求1的工藝，其中微電子工件為硅或砷化鎵半導體晶片。
19.一種采用權利要求1的工藝在微電子工件中形成的金屬化層。
20.一種將金屬涂覆到微電子工件的工藝，微電子工件包括其內設置有一個或多個微凹槽結構的表面，該工藝包括(a)在微電子工件的表面上，包括在微凹槽結構的壁上形成阻擋層；(b)在阻擋層上形成金屬合金的增強層；(c)在增強層上形成籽晶層；以及(d)在增強層上電鍍金屬以填充微凹槽結構。
21.根據權利要求20的工藝，其中使用電化學淀積工藝形成增強層。
22.根據權利要求21的工藝，其中電化學淀積工藝選自無電鍍和電鍍工藝。
23.根據權利要求20的工藝，其中使用CVD工藝形成增強層。
24.根據權利要求20的工藝，其中使用PVD工藝形成增強層。
25.根據權利要求20的工藝，其中增強層的厚度為100或更少。
26.根據權利要求20的工藝，其中增強層的厚度為10到100的厚度范圍。
27.根據權利要求20的工藝，其中如此形成的阻擋層有縫、不連續之處或晶界缺陷，并且其中增強層保形地覆蓋阻擋層。
28.根據權利要求20的工藝，其中增強層由銅合金形成。
29.根據權利要求28的工藝，其中銅合金選自Cu-Al、Cu-Mg、Cu-Zn、Cu-Sn及其這些合金的混合物。
30.根據權利要求20的工藝，其中增強層由二元合金組合物形成。
31.根據權利要求30的工藝，其中合金為Co-P。
32.根據權利要求20的工藝，其中增強層由三元合金組合物形成。
33.根據權利要求32的工藝，其中合金為Co-P-W。
34.根據權利要求20的工藝，其中電鍍到增強層上的金屬為銅。
35.根據權利要求20的工藝，還包括(e)從微電子工件的表面上除去部分金屬。
36.根據權利要求35的工藝，其中通過化學機械拋光除去。
37.根據權利要求20的工藝，其中微電子工件為硅或砷化鎵半導體晶片
38.一種采用權利要求20的工藝在微電子工件中形成的金屬化層。
39.在包括制造微電子電路或部件的多個設備的生產線中，使用多個設備的一個或多個設備在鑲嵌工藝中將互連金屬化施加到微電子工件的表面，用于形成微電子電路或部件，一個或多個設備包括使用第一淀積工藝將阻擋層施加到微電子工件表面的裝置，其中阻擋層通常不適合互連金屬化的體電化學淀積；使用第二淀積工藝將增強層施加到阻擋層上的裝置，其中增強層由合金組合物形成，該合金組合物通常適用于隨后電化學施加預定厚度金屬，代表互連金屬化的體部分；以及在增強層上電化學地施加金屬的裝置。
40.根據權利要求39的生產線，其中施加增強層的裝置為用于電化學淀積的設備。
41.根據權利要求40的生產線，其中施加增強層的裝置進行選自無電鍍和電鍍工藝的電化學淀積工藝。
42.根據權利要求39的生產線，其中涂覆增強層的裝置是用于CVD工藝的裝置。
43.根據權利要求39的生產線，其中涂覆增強層的裝置是用于PVD工藝的裝置。
44.根據權利要求39的生產線，其中涂覆增強層的裝置能夠將增強層保形地涂覆到阻擋層上，涂覆的厚度為100或更少。
45.根據權利要求39的生產線，其中增強層由選自Cu-Al、Cu-Mg、Cu-Zn、Cu-Sn、Co-P和Co-W-P、及其它們的混合物的一種金屬合金形成。
46.根據權利要求39的生產線，其中在增強層上電化學涂覆金屬的裝置能夠涂覆銅作為金屬。
47.根據權利要求39的生產線，還包括從微電子工件的表面上除去部分金屬的裝置。
48.根據權利要求47的生產線，其中除去部分銅金屬的裝置包括化學機械拋光設備。
49.根據權利要求39的生產線，其中微電子工件為硅或砷化鎵半導體晶片。
50.一種在鑲嵌工藝中將互連金屬化施加到用于形成微電子電路或部件的微電子工件表面上的裝置，包括使用第一淀積工藝將阻擋層涂覆到微電子工件表面的裝置，其中阻擋層通常不適合互連金屬化的體電化學淀積；使用第二淀積工藝將增強層涂覆到阻擋層上的裝置，其中增強層由合金組合物形成，該合金組合物通常適用于隨后電化學涂覆預定厚度金屬，代表互連金屬化的體部分；以及在增強層上電化學地涂覆金屬的裝置。
51.根據權利要求50的裝置，其中涂覆增強層的裝置為用于電化學淀積的設備。
52.根據權利要求51的裝置，其中涂覆增強層的裝置進行選自無電鍍和電鍍工藝的電化學淀積工藝。
53.根據權利要求51的裝置，其中電化學淀積設備包括一個室、一個或多個電極、一個或多個陰極以及連接一個或多個電極以及一個或多個陰極到微電子工件的處理液。
54.根據權利要求53的裝置，其中處理液為用于電鍍銅或金屬合金的電解液，金屬合金選自Cu-Al、Cu-Mg、Cu-Zn、Cu-Sn、Co-P和Co-W-P、及其它們的混合物。
55.根據權利要求50的裝置，其中涂覆增強層的裝置能夠將增強層保形地涂覆到阻擋層上，涂覆的厚度為100或更少。
56.根據權利要求50的裝置，其中增強層由選自Cu-Al、Cu-Mg、Cu-Zn、Cu-Sn、Co-P和Co-W-P的一種金屬合金形成。
57.根據權利要求50的裝置，其中在增強層上電化學涂覆金屬的裝置能夠涂覆銅作為金屬。
58.根據權利要求50的裝置，其中施加阻擋層的裝置位于第一室內，施加增強層的裝置位于設備第二室內。
59.根據權利要求50的裝置，其中施加增強層的裝置位于設備的第一室內，在增強層上施加金屬的裝置位于設備第二室內。
60.根據權利要求50的裝置，其中施加增強層的裝置在第一室內，在增強層上施加金屬的裝置包括在設備的第一室內的相同裝置。
61.根據權利要求50的裝置，其中微電子工件為硅或砷化鎵半導體晶片。
全文摘要
一種在微電子結構中將銅引入金屬化層內的鑲嵌工藝包括在電化學淀積銅金屬化之前，使用PVD、CVD或電化學淀積在阻擋層上形成如銅合金或Co－W－P的金屬合金的增強層。增強層具有從10到100的厚度，保形地覆蓋阻擋層中的不連續之處、縫和晶界缺陷。增強層提供了傳導表面，在其上可以用電化學淀積涂覆如銅金屬化的金屬層。此外，銅金屬化之前籽晶層可以淀積在增強層上。
文檔編號C23C16/06GK1516895SQ02811923
公開日2004年7月28日 申請日期2002年6月14日 優先權日2001年6月14日
發明者C·H·Jb, I·伊瓦諾夫, C H Jb, 吲搗 申請人:馬特森技術公司