用于先進互連應用的混合銅結構的制作方法
【技術領域】
[0001]本發明總體涉及晶體管領域，更具體地，涉及后段制程(BE0L)金屬化層。
【背景技術】
[0002]現代集成電路(1C)通常包括設置在半導體襯底內的數以億計的晶體管器件。后段制程(BE0L)金屬化層用于將晶體管器件彼此連接以及連接至外部世界。BE0L金屬化層是細小導電金屬線和通孔的堆疊層，細小導電金屬線和通孔設置在半導體襯底上面的介電材料內。金屬線提供橫向連接而通孔在金屬線之間提供垂直連接。通常，隨著金屬化層距離半導體襯底越遠，堆疊的BE0L金屬化層的尺寸增加，從而使緊湊封裝的小金屬線的位置靠近晶體管器件而較大金屬線的位置靠近堆疊件的頂部。

【發明內容】

[0003]根據本發明的一方面，提供了一種集成芯片，包括:第一多個金屬互連結構，設置在第一后段制程(BE0L)金屬化層內，并且包括第一導電材料；以及第二多個金屬互連結構，在第一 BE0L金屬化層內且在與第一多個金屬互連結構橫向分離的位置處設置，其中，第二多個金屬互連結構包括與第一導電材料不同的第二導電材料。
[0004]優選地，第一多個金屬互連結構具有第一寬度，而第二多個金屬互連結構具有第二寬度，第二寬度大于第一寬度。
[0005]優選地，第一寬度介于約3nm至約30nm的范圍內。
[0006]優選地，第一導電材料包括鈷或鎢，以及第二導電材料包括銅。
[0007]優選地，第一 BE0L金屬化層包括金屬線層，金屬線層包括被配置為提供橫向互連的多條金屬線。
[0008]優選地，該集成芯片還包括:通孔層，包括鄰接多條金屬線中的一條或多條金屬線的多個通孔，其中，多個通孔被配置為提供垂直互連。
[0009]優選地，多個通孔中的一個或多個通孔與第二多個金屬互連結構中的一個或多個橫向對齊并且延伸至與第二多個金屬互連結構中的一個或多個垂直重疊的位置處。
[0010]優選地，多個通孔包括第一導電材料。
[0011]優選地，第一多個金屬互連結構通過層間介電(ILD)層與第二多個金屬互連結構分咼。
[0012]優選地，該集成芯片還包括:第一襯墊層，設置在第一多個金屬互連結構和ILD層之間；以及第二襯墊層，設置在第二多個金屬互連結構和ILD層之間，其中，第一襯墊層和第二襯底層包括不同的材料。
[0013]優選地，該集成芯片還包括:上面的金屬線層，包括多條金屬線，多條金屬線包括第二導電材料。
[0014]根據本發明的另一方面，提供了一種集成芯片，包括:第一多個金屬互連結構，設置在第一金屬線層內并且包括第一金屬；第二多個金屬互連結構，在第一金屬線層內且通過層間介電(ILD)層在與第一多個金屬互連結構橫向分離的位置處設置，其中，第二多個金屬互連結構包括與第一金屬不同的第二金屬；以及第一多個金屬互連結構具有第一寬度，而第二多個金屬互連結構具有第二寬度，第二寬度大于第一寬度。
[0015]優選地，第一金屬包括鈷或鎢，以及第二金屬包括銅。
[0016]優選地，該集成芯片還包括:上面的金屬線層，包括多條金屬線，多條金屬線包括第二金屬。
[0017]優選地，第一寬度介于約3nm至約30nm的范圍內。
[0018]優選地，該集成芯片還包括:通孔層，包括鄰接第一金屬線層的多個通孔，其中，多個通孔被配置為提供垂直互連。
[0019]優選地，多個通孔中的一個或多個與第二多個金屬互連結構中的一個或多個橫向對齊并且延伸至與第二多個金屬互連結構中的該一個或多個金屬互連結構垂直重疊的位置處。
[0020]優選地，多個通孔包括第一金屬。
[0021]根據本發明的又一方面，提供了一種形成后段制程(BE0L)金屬化層的方法，包括:在位于半導體襯底上面的第一 BE0L金屬化層內形成包括第一導電材料的第一多個金屬互連結構；以及在第一 BE0L金屬化層內且在與第一多個金屬互連結構橫向分離的位置處形成包括第二導電材料的第二多個金屬互連結構，其中，第二導電材料與第一導電材料不同。
[0022]優選地，該方法還包括:選擇性地蝕刻位于半導體襯底上面的層間介電(ILD)層以形成多個窄金屬開口 ；沉積第一導電材料以填充多個窄金屬開口，從而形成第一多個金屬互連結構；選擇性地蝕刻ILD層以形成多個寬金屬開口 ；沉積第二導電材料以填充多個寬金屬開口，從而形成第二多個金屬互連結構；以及實施平坦化工藝以去除多余的第一導電材料和多余的第二導電材料。
【附圖說明】
[0023]當結合附圖進行閱讀時，根據下面詳細的描述可以最佳理解本發明的各方面。應該注意，根據工業中的標準實踐，各種部件沒有按比例繪制。實際上，為了清楚的討論起見，各種部件的尺寸可以任意增大或減小。
[0024]圖1示出了具有后段制程(BE0L)金屬化層的集成芯片的一些實施例的截面圖，后段制程(BE0L)金屬化層包括具有不同導電材料的橫向分離的金屬互連結構。
[0025]圖2示出了具有BE0L金屬化層的集成芯片的一些實施例的截面圖，BE0L金屬化層包括具有不同導電材料的橫向分離的金屬互連結構。
[0026]圖3示出了形成BE0L金屬化層的方法的一些實施例的流程圖，BE0L金屬化層包括具有不同導電材料的橫向分離的金屬互連結構。
[0027]圖4A至圖10示出了截面圖的一些實施例，示出形成BE0L金屬化層的方法，BE0L金屬化層包括具有不同導電材料的橫向分離的金屬互連結構。
【具體實施方式】
[0028]為了實施所提供主題的不同特征，以下公開內容提供了許多不同的實施例或實例。下面描述了部件和布置的特定實例以簡化本發明。當然，這些僅僅是實例，并不旨在限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括其中第一部件和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可以在各個實施例中重復參考標號和/或字符。這種重復是為了簡明和清楚的目的，且其本身并不指定所討論的各個實施例和/或結構之間的關系。
[0029]另外，可以在本文中使用諸如“在…下面”、“在…之下”、“下部”、“在…之上”、“上部”等的空間相對術語以便于說明書描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位之外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或處于其他方位)并且本文使用的空間相對描述符可以同樣地作出相應的解釋。
[0030]在過去的15至20年間，銅已成為用于BE0L(后段制程)金屬化層的一種常用材料。銅具有很高的電導率，其為BE0L提供相對較低的電阻并因此提供良好的集成芯片性能。銅金屬化層(例如，金屬線和通孔)通常使用鑲嵌工藝形成，在該鑲嵌工藝中，銅沉積在圖案化的介電材料內。例如，在雙鑲嵌工藝中，介電材料沉積在半導體襯底上方。選擇性地蝕刻介電材料以形成用于通孔(即，導通孔)和金屬線(即，金屬溝槽)的開口。然后用銅填充開口并且實施平坦化工藝以從襯底處去除多余的銅。
[0031]隨著集成芯片部件的尺