互連結構的形成方法
【技術領域】
[0001]本發明涉及半導體制造領域技術，特別涉及互連結構的形成方法。
【背景技術】
[0002]隨著半導體技術的發展，超大規模集成電路芯片的集成度已經高達幾億乃至幾十億個器件的規模，兩層以上的多層金屬互連技術廣泛使用。
[0003]傳統的金屬互連是由鋁金屬制成的，但隨著集成電路芯片中器件特征尺寸的不斷減小，金屬互連線中的電路密度不斷增加，要求的響應時間不斷減小，傳統的鋁互連線已經不能滿足要求，銅互連技術逐漸取代鋁互連技術。與鋁相比，銅具有更低的電阻率及更高的抗電遷移特性，可以降低互連線的電阻電容(RC)延遲，改善電遷移，提高器件穩定性。
[0004]然而，現有技術形成的互連結構的可靠性和電學性能有待提高。

【發明內容】

[0005]本發明解決的問題是提供一種互連結構的形成方法，提高互連結構中通孔和溝槽的對準精度，從而有效的控制互連結構的電阻，防止互連結構的電阻偏離設計目標，提高互連結構的可靠性和電學性能。
[0006]為解決上述問題，本發明提供一種互連結構的形成方法，包括:提供基底，所述基底內形成有第一金屬層，所述第一金屬層頂部與基底表面齊平；在所述基底表面形成第一聚合物層，所述第一聚合物層的材料具有光刻膠特性，第一聚合物層的材料在曝光區和非曝光區的溶解特性不同；對所述第一聚合物層進行第一曝光處理；形成覆蓋所述第一聚合物層的第二聚合物層，所述第二聚合物層的材料具有光刻膠特性，所述第二聚合物層的材料在曝光區和非曝光區的溶解特性不同；對所述第二聚合物層進行第二曝光處理；對第一曝光處理后的第一聚合物層進行第一顯影處理，在第一聚合物層內形成通孔；對第二曝光處理后的第二聚合物層進行第二顯影處理，在第二聚合物層內形成溝槽；形成填充滿所述通孔和溝槽的第二金屬層，所述第二金屬層與第一金屬層相連接。
[0007]可選的，所述第一聚合物層和第二聚合物層的材料還具有在退火處理后轉化為無機氧化物材料的特性。
[0008]可選的，所述第一聚合物層和第二聚合物層的材料為氫倍半硅氧烷。
[0009]可選的，采用旋涂工藝形成所述第一聚合物層和第二聚合物層。
[0010]可選的，在形成通孔和溝槽之后、形成第二金屬層之前，還包括步驟:對所述第一聚合物層和第二聚合物層進行退火處理，將第一聚合物層轉化為第一氧化物層，將第二聚合物層轉化為第二氧化物層。
[0011]可選的，所述第一氧化物層和第二氧化物層的材料為氧化硅。
[0012]可選的，所述退火處理為快速熱退火。
[0013]可選的，所述快速熱退火的工藝參數為:退火溫度為450度至800度，退火時長為0.01毫秒至10毫秒。
[0014]可選的，在對第一聚合物層進行第一顯影處理之后，形成覆蓋第一聚合物層的第二聚合物層，所述第二聚合物層還填充滿所述通孔。
[0015]可選的，在對第一聚合物層進行第一曝光處理之后、進行第一顯影處理之前，形成覆蓋第一聚合物層的第二聚合物層。
[0016]可選的，所述通孔的形成步驟包括:對所述第一聚合物層進行第一曝光處理，定義出曝光區和非曝光區，在曝光區的第一聚合物層發生交聯反應；對第一曝光處理后的第一聚合物層進行第一顯影處理，使曝光區發生交聯反應的第一聚合物層保留，非曝光區的第一聚合物層溶解，在第一聚合物層內形成通孔。
[0017]可選的，所述溝槽的形成步驟包括:對所述第二聚合物層進行第二曝光處理，定義出曝光區和非曝光區，在曝光區的第二聚合物層發生交聯反應；對曝光處理后的第二聚合物層進行第二顯影處理，使曝光區發生交聯反應后的第二聚合物層保留，非曝光區的第二聚合物層溶解，在第二聚合物層內形成溝槽。
[0018]可選的，所述第一顯影處理和第二顯影處理為同時進行的。
[0019]可選的，所述第一曝光處理和第二曝光處理為電子束曝光或極紫外曝光。
[0020]可選的，所述第二金屬層的形成步驟包括:形成填充滿所述通孔和溝槽的金屬膜，所述金屬膜還覆蓋于第二聚合物層表面；采用化學機械拋光工藝去除高于第二聚合物層頂部的金屬膜，形成填充滿通孔和溝槽的第二金屬層。
[0021]可選的，所述第二金屬層為單層結構或多層結構。
[0022]與現有技術相比，本發明的技術方案具有以下優點:
[0023]在基底表面形成第一聚合物層，且第一聚合物層的材料具有光刻膠特性；對第一聚合物層進行第一曝光處理和第一顯影處理，從而在第一聚合物層內形成通孔，所述通孔為僅通過光刻工藝形成的，避免了刻蝕工藝帶來的刻蝕偏差，減小了對準誤差，提高了形成的通孔位置的精確度；并且，在第一聚合物層表面形成第二聚合物層；對第二聚合物層進行第二曝光處理和第二顯影處理，從而在第二聚合物層內形成溝槽，所述溝槽為僅通過光刻工藝形成的，避免了刻蝕工藝帶來的刻蝕偏差，減小了對準誤差，提高了形成的溝槽位置的精確度。
[0024]所述通孔和溝槽的位置精確度高，避免偏離設計目標，從而避免互連結構的電阻偏離設計目標，提高形成的互連結構的可靠性和電學性能。同時，本實施例形成通孔和溝槽的工藝中均省去了刻蝕工藝，使得互連結構的形成工藝更簡單。
[0025]進一步，在形成第二金屬層之前，對第一聚合物層和第二聚合物層進行退火處理，將第一聚合物層轉化為第一氧化物層，第二聚合物層轉化為第二氧化物層，第一氧化物層和第二氧化物層的穩定性以及硬度均比第一聚合物層和第二聚合物層的穩定性和硬度強，防止后續在進行CMP工藝時造成互連結構圖形的形變或坍塌，提高互連結構的可靠性。
[0026]更進一步，所述第一顯影處理和第二顯影處理為同時進行的，進一步簡化了工藝步驟，提高了生產效率。
【附圖說明】
[0027]圖1為一實施例提供的形成互連結構的流程示意圖；
[0028]圖2至圖8為另一實施例提供的互連結構形成過程的剖面結構示意圖；
[0029]圖9至圖16為又一實施例提供的互連結構形成過程的剖面結構示意圖。
【具體實施方式】
[0030]由【背景技術】可知，現有技術在形成互連結構時，形成的互連結構可靠性有待提高。
[0031]為解決上述問題，針對互連結構的形成方法進行研究，互連結構的形成方法包括以下步驟，請參考圖1:步驟S1、提供半導體襯底，所述半導體襯底內具有第一金屬層，所述第一金屬層頂部與半導體襯底表面齊平；步驟S2、依次在所述半導體襯底表面形成層間介質層、以及第一掩膜層；步驟S3、在所述第一掩膜層表面形成圖形化的第一光刻膠層，所述第一光刻膠層具有第一開口 ；步驟S4、以所述第一光刻膠層為掩膜，刻蝕第一掩膜層，在所述第一掩膜層內形成第二開口 ；步驟S5、以所述具有第二開口的第一掩膜層為掩膜，刻蝕所述層間介質層，在所述層間介質層內形成通孔；步驟S6、形成填充通孔且位于剩余層間介質層表面的第二掩膜層；在所述第二掩膜層表面形成圖形化的第二光刻膠層，所述第二光刻膠層具有第三開口 ；步驟S7、以所述第二光刻膠層為掩膜，刻蝕第二掩膜層，在所述第二掩膜層內形成第四開口 ；步驟8、以所述具有第四開口的第二掩膜層為掩膜，刻蝕剩余的層間介質層，在所述層間介質層內形成溝槽。
[0032]特別的，隨著半導體工藝向著微型化、小型化的發展趨勢，半導體器件的特征尺寸越來越小，互連結構的特征尺寸也越來越小，互連結構的通孔和溝槽的寬度也隨著減小。因此，在第一光刻膠層內形成第一開口，第一開口的寬度越來越小，形成第一開口的光刻工藝容易出現對準誤差(overlay error)，使得第一開口的位置和大小偏離設定目標；且在以第一光刻膠層為掩膜進行刻蝕工藝時，刻蝕工藝也會導致通孔的位置出現偏差。
[0033]同樣的，經歷光刻以及刻蝕工藝后形成的溝槽的位置也容易出現偏差。嚴重的，通孔和溝槽位置的偏差就導致了溝槽和通孔的對準(overlay)準確度低問題，使得形成的溝槽和通孔嚴重偏離設計目標，位置的精確性差，進而使得互連結構中的金屬填充層的電阻與設計目標不符，導致互連結構的電阻偏大或偏小，影響互連結構的可靠性和電學性能。
[0034]由上述分析可知，改善互連結構中溝槽和通孔的overlay問題，提高形成的溝槽和通孔的位置精確度，能夠防止互連結構的電阻偏離設計目標，提高互連結構的電學性能和可靠性。
[0035]為此，本發明提供一種互連結構的形成方法，通過曝光顯影工藝形成通孔和溝槽，減少光刻步驟，且避免了采用刻蝕工藝形成通孔和溝槽，從而提高形成的通孔和溝槽的對準精確度，