，并且第二和第四輸出緩沖器113和114進入掉電模式。此時，由于第一和第二電荷共享開關131和132被打開，第一輸出緩沖器111可向第一和第三通道CH1和CH3提供相同電壓。同樣的，第二輸出緩沖器112向第二和第四通道CH2和CH4提供相同電壓。圖2是描述圖1中的源極驅動器的驅動方法的時序圖。
[0037]參見圖1至圖2，第一期間I可對應于正常發光期間，并且第二期間II可對應于空白期間。
[0038]在第一期間I，第一掉電信號PD I和第二掉電信號PD2被禁用(例如，低電平)。因此，第一至第四輸出緩沖器111至114執行正常運行。S卩，由于第一和第三輸出緩沖器111和113是正輸出緩沖器，數據電壓OUTl和0UT3可在數據電壓OUTl和0UT3高于普通電壓Vcom的區域擺動。進一步的，由于第二和第四輸出緩沖器112和114是負輸出緩沖器，數據電壓0UT2和0UT4可在數據電壓0UT2和0UT4低于普通電壓Vcom的區域擺動。源極輸出啟動信號SOE周期性地啟動以決定輸出數據電壓OUTl和0UT4的輸出時序。同上所述，第一開關信號SWl可包括通過轉換源極輸出啟動信號SOE所獲得的信號。因此，每當源極輸出啟動信號SOE啟動到高電平，輸出緩沖器111至114輸出第一至第四數據電壓OUTl至0UT4。
[0039]第二開關信號SW2被禁用(例如，低電平)。因此，多個電荷共享開關131和132關閉。因此，通道CHl至CH4彼此之間相互電氣隔離，并且通道CHl至CH4可從對應的輸出緩沖器111至114接收緩沖電壓OUTl至0UT4。
[0040]在第二期間II，第一掉電信號PDl保持禁用狀態，并且第二掉電信號PD2啟用(例如，高電平)。因此，第三和第四輸出緩沖器113和114進入掉電模式。
[0041]進一步的，第二開關信號SW2啟用(例如，高電平)。因此多個電荷共享開關131和132被打開。S卩，第一和第三通道CHl和CH3電氣短路，并且第二和第四通道CH2和CH4電氣短路。
[0042]因此，第一輸出緩沖器111可向第一和第三通道CHl和CH3提供相同電壓。第二輸出緩沖器112可向第二和第四通道CH2和CH4提供相同電壓。
[0043]在第二期間II，s輸出緩沖器可向t通道提供電壓，其中t是等于或大于2的自然數，s是小于t的自然數。圖1闡明兩個輸出緩沖器111和112向四個通道CHl至CH4提供電壓，但本發明不限于此。當數據電壓OUTl至0UT4不需要分為正電壓和負電壓，一個輸出緩沖器(例如，111)可向四個通道CHl至CH4提供電壓。
[0044]因此，由于在第二期間II使用的輸出緩沖器111和112的數量小于在第一期間I使用的輸出緩沖器111至114的數量，第二期間II的能量消耗將被減少。
[0045]圖3是根據本發明的另一實施例描述源極驅動器的一部分的框圖。接下來將集中在與圖1、圖2的不同之處的描述。
[0046]參見圖3，根據本發明實施例的源極驅動器11包括多個輸出緩沖器111至118、輸出單元120和電荷共享單元130。
[0047]例如，多個輸出緩沖器111至118可包括第一至第八輸出緩沖器111至118。第一至第八輸出緩沖器111至118可與通道CHl至CH8 —一對應的耦合。第一、第三、第五和第七輸出緩沖器111、113、115和117可作為正輸出緩沖器，并且第二、第四、第六和第八輸出緩沖器112、114、116和118可作為負緩沖輸出器。
[0048]第一、第二、第七和第八輸出緩沖器111、112、117、118可被第一掉電信號PDl控制，并且第三至第六輸出緩沖器113至116可被不同于第一掉電信號roi的第二掉電信號PD2控制。
[0049]輸出單元120可包括多個數據線開關121至128。多個數據線開關121至128可響應于第一開關信號SWl打開/關閉。
[0050]電荷共享單元130可包括多個電荷共享開關131至136。電荷共享單元130可與接收具有相同極性的數據電壓的多個通道CHl至CH8耦合。例如，第一電荷共享開關131可在第一和第三通道CHl和CH3之間耦合，并且第二電荷共享開關132可在第二和第四通道CH2和CH4之間耦合。第三電荷共享開關133可在第三和第五通道CH3和CH5之間耦合，并且第四電荷共享通道134可在第四和第六通道CH4和CH6之間耦合。第五電荷共享開關135可在第五和第七通道CH5和CH7之間耦合，第六電荷共享開關136可在第六和第八通道CH6和CH8之間耦合。
[0051]在空白期間，第一掉電信號PDl被禁用，并且第二掉電信號PD2被啟用。在空白期間可以設置輸出緩沖器111、112、117和118運行，輸出緩沖器113、114、115和116進入掉電模式。換句話說，第三至第六通道CH3至CH6可設置在第一和第二通道CHl和CH2與第七和第八通道CH7和CH8之間，或與第一、第二、第七和第八通道CH1、CH2、CH7和CH8耦合的顯示面板中的數據線可設置在顯示面板的兩側。
[0052]因此，從設置在兩側的輸出緩沖器111和117輸出的數據電壓OUTl和0UT7也被供應至通道013和015，通道013和015與設置在內部的輸出緩沖器113和115相對應。進一步的，從設置在兩側的輸出緩沖器112和118輸出的數據電壓0UT2和0UT8也被供應至通道CH4和CH6，通道CH4和CH6與設置在內部的輸出緩沖器114和116相對應。
[0053]圖4是根據本發明的另一實施例描述源極驅動器的一部分的框圖。以下將集中在與圖3的不同之處的描述。
[0054]參見圖4，根據本發明的實施例的源極驅動器12的第三和第四輸出緩沖器113和114可被第一掉電信號PDl控制，并且其他輸出緩沖器111、112和115至118可被第二掉電信號PD2控制。
[0055]同上所述，在空白期間，第二掉電信號PD2被啟用，并且第一掉電信號保持禁用狀態。因此，在空白期間，第三輸出緩沖器113可向通道CH1、CH5和CH7提供和CH3同樣的電壓，通道CH1、CH5和CH7與其他正輸出緩沖器111、115、117相對應。第四輸出緩沖器114可向通道CH2、CH6和CH8提供和CH4同樣的電壓，通道CH2、CH6和CH8與其他負輸出緩沖器112、116、118相對應。
[0056]如圖1至4所示，多個正輸出緩沖器可與多個正通道一一對應。進一步的，多個負輸出緩沖器可與多個負通道一一對應。在第一期間(例如，正常顯示期間)，多個正輸出緩沖器向多個與其對應的正通道提供電壓，并且多個負輸出緩沖器可向多個與其對應的負通道提供電壓。然而，在第二期間(例如，空白期間)，一部分正輸出緩沖器可向所有正通道提供電壓，并且一部分負輸出緩沖器可向所有負通道提供電壓。因此，第二期間II的功率消耗可被最小化。
[0057]圖5是根據本發明的另一實施例描述源極驅動器的框圖。圖5闡明利用數據驅動集成電路DICl實施圖1至圖4中描述的源極驅動器的例子。
[0058]參見圖5，數據驅動集成電路DICl包括移位寄存器221、第一鎖存器陣列222、第二鎖存器陣列223、伽馬補償電壓產生單元224、數模轉換器(DAC) 225、緩沖電路226和電荷共享電路227。
[0059]移位寄存器221響應于源極啟動脈沖SSP啟動，并根據源極采樣時鐘SSC移位取樣信號。進一步的，當超過包含于第一鎖存器陣列222中的鎖存器的數量的數據被提供時，移位寄存器221生成進位信號CAR。
[0060]第一鎖存器陣列222響應于從移位寄存器221連續輸入的采樣信號，采樣從定時器輸入的數字視頻數據RGB，鎖存基于一條水平線的數據RGB，并同時輸出一條水平線的數據。
[0061]在源極輸出啟動信號SOE的邏輯低期間，第二鎖存器陣列223鎖存從第一寄存器陣列222輸入的一條水平線的數據，同時輸出數字視頻數據RGB作為其他數據驅動集成電路的第二鎖存器陣列223。
[0062]伽馬補償電壓產生單元224通過等級的數量將多個伽馬基準電壓細分，等級的數量可表達為數字視頻數據RGB的比特數，并且伽馬補償電壓產生單元224生成與各等級對應的正伽馬補償電壓VGH和負伽馬補償電壓VGL。
[0063]數模轉換器(DAC) 225包括:被提供正伽馬補償電壓VGH的正解碼器，被提供負伽馬補償電壓VGL的負解碼器，和響應于極性控制信號POL選擇正解碼器的輸出和負解碼器的輸出的多路器。正解碼器解碼從第二鎖存器陣列223輸出的數字視頻數據RGB，并且輸出與數據的等級值對應的正伽馬補償電壓VGH。負解碼器解碼從第二鎖存器陣列223輸入的數字視頻數據RGB，并且輸出與數據的等級值對應的負伽馬補償電壓VGL。多路器響應于極性控制信號POL選擇正伽馬補償電壓VGH和負伽馬補償電壓VGL。
[0064]緩沖電路226包括圖1中的輸出緩沖器111至114。多個輸出緩沖器111至114使由數模轉換器(DAC) 225提供的模擬數據電壓的信號衰減最小化。輸出緩沖器111至114可被第一或第二掉電信號PDl或PD2控制。在空白期間，只有被第二掉電信號PD2控制的輸出緩沖器(例如，113和114)可進入掉電模式。
[0065]電荷共享電路227包括圖1中的輸出單元120和電荷共享單元130。特別是，電荷共享單元130可包括多個圖1中的電荷共享開關131和132。在第二期間(例如，空白期間)和有選擇的短通道，電荷共享開關131和132被打開。