專利名稱：時鐘驅動器的制作方法
技術領域：
本發明大致涉及時鐘驅動器，更詳細涉及高效時鐘信號驅動器。
在以電池供電的裝置，如尋呼機、計算機、個人數字助手、無線電話、蜂窩無線電話、和諸如此類的裝置中，節省功率是非常重要的。這些裝置通常包括時鐘驅動器電路。功率消耗對時鐘電路尤其重要，因為時鐘電路一直在運行，即使是在待機模式。
眾所周知，因有利的電流特性，使用CMOS輸出組做為時鐘驅動器，由于負載的電流消耗為Vcc*CL*F＝2.75*10pF*13MHz＝358μA(公式1)此處Vcc為電源電壓，CL為負載電容，F為時鐘信號的頻率。然而，輸出波形幾乎為方波，且它能在臨界頻率產生明顯的諧波。
如果參考時鐘具有正好等于某些接收信道頻率的諧波頻率成份，諧波失真是通信裝置中的一個問題。這種情況對時鐘產生電位，生成通過輻射和電路板干擾傳播的噪聲信號，干擾想要的接收信號。將諧波失真降至最低程度的常用策略是對時鐘驅動器的輸出濾波，使輸出波形更接近正弦波而不是方波。對于普通電路，需要位置接近驅動器的片外濾波器。然而這種解決方法費用高且附加的濾波器增加電源消耗。
時鐘信號的占空比也是重要的需考慮的問題。輸出電壓占空比優選不差于45-55％。對在時鐘信號驅動電路使用雙時鐘沿，如數字語音處理器集成電路(IC)，這是特別重要的。如果占空比差于45-55％，使用時鐘信號的通信裝置可能不能運行。
本發明的目的是提供時鐘驅動器，具有已改善的電流特性，能保持占空比和降低諧波。
本發明提供一種時鐘驅動器，包括輸入端，用于參考時鐘信號；濾波器，連接至所述輸入端以接收所述參考時鐘信號，和在濾波器的輸出端輸出濾波的信號；和互補FET驅動器電路，有交叉門限，并被耦合至所述濾波器以接收所述濾波的信號，和在輸出端輸出調整的時鐘信號。
本發明的優點是鐘驅動器電路的電流消耗大大低于以前的驅動器電路。另外，電路應用輸入濾波器補償低電流輸出元件的偏差。因此，驅動器電路產生輸出信號，它具有降至最小的干擾頻率的希望的占空比，并且有有利的電流特性。
附圖簡要說明

圖1示出標準時鐘驅動器的電路圖；圖2示出根據圖1電路中信號的信號曲線。
新穎的時鐘驅動器電路100(圖1)有輸入端102以耦合至標準時鐘信號發生器104。前置濾波器106被連接至該輸入端以接收參考信號并輸出濾波信號，有交叉門限的互補場效應晶體管(FET)驅動器電路108耦合至前置濾波器106以接收濾波信號并輸出調整的時鐘信號。前置濾波器可使用場效應晶體管元件122和124而不是電阻器來控制占空比和對CMOS處理偏差的補償。時鐘驅動器電路相對于先前的時鐘驅動器電路已在功率消耗、諧波失真和占空比方面改善了性能。
前置濾波器106包括有源元件、FET元件122和FET元件124、及電容器126。FET元件122的柵極通過電阻器128被連接至高電源電壓OSC-VCC。電壓OSC-VCC可約為3伏和可能相對于OSC-GND為2.75伏。FET元件124的柵極通過電阻130被連接至低電源電壓OSC-VCC。電阻128和130可使用任何適當的電阻器類型實現為FET元件122和124的柵極提供靜電放電(ESD)保護。
輸出級，互補FET驅動器電路108，是由二極管117、FET元件118和二極管119構成。二極管117和119用于限制與高電源電壓OSC-VCC和低電源電壓OSC-GND有關的輸出電壓。如上所述，振蕩器電源電壓OSC-VCC例如可為2.75伏。低電源電壓，OSC-GND可為電路接地。通過每個二極管的壓降可約為0.75伏，峰間壓降從1.5伏降到1.25伏。二極管117和119可使用各有相連基極和集電極的雙極結晶體管，或任何其它適當的二極管電路。
FET元件116和118可使用任何適當的FET。在限時實現中，CMOS元件被選中并構成產生需要的電流電平的尺寸，驅動如收發信機120的負載，和在輸入端110響應信號200(圖2)，以便輸出端109的波形為對稱的。
FET元件116的后柵極(back-gate)被連接至它的源極而不是Vcc，以將其開關門限降至最低和因此將其尺寸減至最小。當它們被制成普通IC元件時，FET元件122和118相匹配，且FET元件124和116相匹配。
運行時，FET元件116和FET元件118為開關，其中之一在時鐘占空比的一段從電壓到輸出端導通電流，另一個在時鐘占空比的另一段從電壓到輸出端導通電流，從一個元件到另一個元件的轉換發生在交叉門限。
輸出端被連接至負載120，它可為任何需要時鐘信號的裝置，如裝置的發射機、接收機或收發信機。裝置可為調制解調器、無線電話、尋呼機，或諸如此類的裝置。
FET元件122和FET元件124為濾波器106提供可變的電阻阻抗。充電周期電阻主要由P溝道FET元件124的溝道電阻確定。同樣地，放電周期電阻由N溝道FET元件122設定。FET元件122和124被選擇，以便每半個周期約為2.3時間常數。如濾波器的時間常數為REQ*C＝33K(0.5pF)＝16.7nS假設充電和放電時間相等，此處REQ是FET元件122和124等效的電阻，和C是電容器126的電容，這在前置濾波器輸出限制電壓偏差到約OSC-VCC的80％。
電路100優選在單個集成電路上制成。FET元件122、124和電容器126響應輸入端102的方波在輸入端110生成信號200。如圖2所示，如果交叉門限為TH1，輸出驅動器電路將生成有50％占空比的正弦信號O1。
然而，如果P溝道FET元件116強且N溝道FET元件118弱，且沒提供校正，交叉門限VTH2較高。輸出信號O2將因此有如圖2所示的延長的上升周期和縮短的下降周期。由FET元件122和124提供補償。充電周期對于強P溝道FET元件124較快而通過弱N溝道FET元件122的放電周期較慢，生成如圖2所示的信號202。因為門限VTH2較高。快速充電允許信號202以與信號200穿過門限VTH1大約相同的時間穿過該門限。通過弱N溝道的放電速率較慢，這樣放電曲線在與信號200穿過門限VTH1大約相同的時間穿過較高的門限VTH2。互補的輸出信號的占空比因此較理想。
當N溝道FET強和P溝道FET弱時，FET元件116和118的交叉門限VTH3低。沒有補償，充電周期短和放電周期長，這樣生成失真的輸出信號O3。N溝道FET122和P溝道FET124提供補償。強N溝道FET元件122導致快的放電周期和弱P溝道FET元件116產生慢充電周期，生成信號204。充電周期因此放慢(滯后)，這樣信號204以與信號200穿過門限VTH1大約相同的時間穿過門限VTH3。快放電允許信號204以與信號200穿過門限VTH1大約相同的時間穿過低門限VTH3。因此，有較低門限電壓VTH3的慢充電和快放電在被最小地影響的109生成輸出信號。
使用FET元件122和124做為時間常數設定電阻以對電容器126以此方式充電和放電，使電路對在制造有FET元件116、118、122、124的集成電路中遭受的處理偏差不太靈敏。首要的是其中的N溝道FET元件比常用的強，而P溝道FET元件比常用的弱，或反之亦然。這通常發生在應用單個摻雜調整Vtn和Vtp的CMOS處理。這些處理改變驅動器級的輸入門限電壓，如在電阻器和電容器126一起使用時導致形成差的占空比。
表1示出一些模擬結果。條件StrN表示強NMOS模式和弱PMOS模式。StrP表示強PMOS模式和弱NMOS模式。第4列和第5列給出臨界諧波頻率處的信號振幅，與接收信道相對應。這些振幅被校正到13MHz基本頻率。
表1 模擬結果條件 Icc，uA占空比 936Mhz，dBc 949Mhz，dBc標準 18151.1-77.8-78.7StrN，85C18950.0-86.6-78.4
StrP，85C 18848.8-98.0-89.8StrN，-40C16452.3-85.2-81.6StrP，-40C16553.9-76.3-80.8此時鐘驅動器被連接至電容負載Cl，這樣由于負載的電源電流為Iccl＝Vpp*Cl*f＝Vpp*10pF*13Mhz＝Vpp*130μA/V此處Vpp為峰-峰值電壓。此電路的輸出電壓振幅約為1.3伏，如上所述，因此，由于負載電容的電源電流Iccl約等于170uA。此電路的總電流約為180uA。如果，例如用在蜂窩電話上，這有助于將收發信機IC中總的待機電流降到約600uA。這相對于以前的電路節約顯著。
最后，時鐘驅動器集成電路元件布局滿足了低諧波失真和恰當控制占空比的需求。此時鐘驅動器用最小量的電源電流，并向如蜂窩電話的裝置的數字信號處理IC提供時鐘信號，在這種應用中，由于它們是以電池供電，功率降低是特別重要的。延長充電間的時間同時減小電池的體積而使蜂窩電話的重量和體積保持最小是所希望的。此電路有助于降低此裝置中的電流消耗。
權利要求
1.時鐘驅動器，包括輸入端，用于參考時鐘信號；濾波器，連接至所述輸入端以接收所述參考時鐘信號，和在濾波器的輸出端輸出濾波的信號；和互補FET驅動器電路，有交叉門限，并被耦合至所述濾波器以接收所述濾波的信號，和在輸出端輸出調整的時鐘信號。
2.如權利要求1所述的時鐘驅動器，其中所述濾波器為低通濾波器。
3.如權利要求2所述的時鐘驅動器，其中所述低通濾波器包括電阻性元件，所述電阻性元件包括與電容器一起運行的互補FET元件，以生成充電和放電周期，補償所述互補的FET驅動器電路的交叉門限的偏差。
4.如權利要求3所述的時鐘驅動器，其中所述互補的FET驅動器電路包括P溝道場效應晶體管(MOSFET)元件和N溝道場效應晶體管元件。
5.如權利要求4所述的時鐘驅動器，其中所述P溝道場效應晶體管元件有耦合至所述濾波器的輸出端的柵極，和耦合在高電源電壓和所述輸出端之間的源極和漏極。
6.如權利要求5所述的時鐘驅動器，其中所述N溝道場效應晶體管元件包括耦合至所述濾波器的輸出端的柵極，和耦合在低電源電壓和所述輸出端之間的源極和漏極。
7.如權利要求6所述的時鐘驅動器，進一步包括連接在所述P溝道場效應晶體管元件和所述高電源電壓之間的二極管，和連接在所述N溝道場效應晶體管元件和所述低電源電壓之間的二極管。
8.如權利要求4所述的時鐘驅動器，其中所述互補的FET元件包括第二P溝道場效應晶體管元件和第二N溝道場效應晶體管元件。
9.如權利要求8所述的時鐘驅動器，其中所述第二P溝道場效應晶體管元件的柵極耦合至參考電位。
10.如權利要求9所述的時鐘驅動器，其中所述第二N溝道場效應晶體管元件的柵極耦合至參考電位。
全文摘要
時鐘驅動器,包括連接于參考時鐘信號的輸入端。濾波器連接至輸入端以接收參考信號,并輸出濾波的信號。有交叉門限的互補的FET驅動器電路耦合至濾波器以接收濾波的信號,和輸出調整的時鐘信號。
文檔編號H03K19/0185GK1185058SQ9712535
公開日1998年6月17日 申請日期1997年12月4日 優先權日1996年12月5日
發明者戴維, M·岡薩雷斯 申請人:摩托羅拉公司