專利名稱：節能的時鐘控制技術的制作方法
節能的時鐘控制技術
=)匕旦 冃豕
在電子學中，鎖相環(PLL)是閉環反饋控制系統，其產生并輸出與 輸入("基準")信號的頻率和相位有關的信號。PLL電路響應于輸入信號 的頻率和相位，自動調節受控振蕩器的頻率和相位，直到其頻率和相位匹 配基準信號的頻率和相位。這種類型的機制在無線電、電信、計算機、以 及其中需要穩定所產生的信號或在存在噪聲的情況下檢測信號的其它電子 應用中廣泛使用。因為集成電路能支持完整的鎖相環構造塊，所以此技術 在現代電子器件中廣泛使用，其中的信號頻率從每秒不到一個周期到高達 數個千兆赫茲(GHz.)。
電路設計者通常將數字PLL電路用作微處理器的主時鐘合成器和通用 異步收發器(UART)的關鍵組件。PLL—般包括相位檢測器、低通濾波器 以及置于負反饋配置中的壓控振蕩器(VCO)。在反饋路徑或基準路徑或 這兩個路徑中可能存在分頻器，以使PLL的輸出時鐘為基準頻率的有理倍 數。振蕩器產生周期性的輸出信號。取決于應用，受控振蕩器的輸出或對 振蕩器的控制信號提供PLL系統的有用輸出。
PLL廣泛用于同步目的。電路一般發送某些數據流，尤其是高速串行 數據流(諸如來自磁盤驅動器的磁頭的原始數據流)，但無伴隨的時鐘。 接收器根據近似的頻率基準產生時鐘，然后使用PLL與數據流中的轉變相 位對準。此過程被稱為時鐘數據恢復(CDR) 。 PLL的另一用途是時鐘倍 增。絕大部分電子系統包括在數百兆赫茲下工作的多種處理器。通常，提 供給這些處理器的時鐘來自時鐘發生器PLL，其使低頻基準時鐘(通常為 50或100 MHz)倍增至處理器的工作頻率。在處理器的工作頻率是數千兆 赫茲而基準時鐘只是數十或數百兆赫茲的情況下，倍增因子可以非常大。
雖然非常廣泛地使用PLL，但不幸的是它們不適合于某些應用，因為 PLL中的大量組件使PLL消耗大量功率。例如，移動設備制造商可能優選PLL執行CDR和時鐘倍增用于高速數據傳送的功能。然而，PLL中固有的 電池消耗和對移動設備的電池壽命的影響通常意味著制造商必須選擇使用 其它技術或結束損害設備性能。
附圖簡述


圖1是示出與串化器/解串器一起使用的混合時鐘系統的電路圖。 圖2是示出混合時鐘系統在切換工作模式時的過程的流程圖。
詳細描述
提供了一種用于提供具有降低的功耗的時鐘信號的方法和系統("混合 時鐘系統")。該混合時鐘系統以正常工作模式和節能工作模式工作。在正 常工作模式中，該混合時鐘系統使用PLL用于高速數據傳送。以低頻(例 如30 MHz)工作的基準時鐘連接至PLL的輸入端。，PLL使基準時鐘頻率 倍增至更高的頻率(例如3GHz)，并將該時鐘信號提供給數據傳送電路。 當該混合時鐘系統檢測到數據傳送電路中的低速活動時，混合時鐘系統切 換(或轉換)至節能模式。在節能工作模式中，混合時鐘系統關閉PLL并 將基準時鐘直接連接至數據傳送電路。由于該時鐘速度較慢，數據傳送電 路在節能模式中以比混合時鐘系統處于正常模式時更低的速率傳送數據。 對于諸如移動電話之類的許多應用，節能模式的較低傳送速度對某些數據 傳送請求提供了足夠的數據傳送能力，從而使設備以正常模式工作的時間 量最小化。以此方式，該混合時鐘系統降低了設備的功耗，同時仍提供高 速數據傳送能力。
在某些實施例中，混合時鐘系統在重啟PLL時臨時使用節能模式。例 如，當該混合時鐘系統處于節能模式且請求高速數據傳送時，混合時鐘系 統可在節能模式下啟動傳送，并發信號通知PLL重啟。 一旦PLL重啟，混 合時鐘系統就切換至具有全高速數據傳送能力的正常模式。在某些實施例 中，用戶可能發現傳送開始，而且逐漸變快，從而相比于用戶不得不等待 PLL重啟以開始數據傳送的情況，提供更好的用戶體驗。
在某些實施例中，混合時鐘系統在節能模式下加速基準時鐘。例如，可提高基準時鐘頻率(例如至150 MHz)，以根據基準時鐘提供可用的最 快信號。用于基準時鐘的電路通常能有更快速度，但選擇了更慢的速度以 匹配選定PLL電路的倍增因子。當PLL關閉時，混合時鐘系統可在其最大 速度下運行基準時鐘，以在沒有PLL的情況下提供盡可能快的速度。因此 通過在節能模式下提高時鐘頻率限制，用戶不會發現明顯的速度降低。
現在將描述本發明的多個實施例。以下描述提供具體細節，以供全面 理解這些實施例和實現這些實施例的描述。然而，本領域普通技術人員將 可理解，在沒有這些細節的情況下也可實現本發明。此外，未示出或具體 描述某些眾所周知的結構或功能，以免不必要地使多個實施例的相關描述 模糊不清。在以下呈現的描述中使用的術語旨在按照它最寬的合理方式來
解釋，即使它與本發明的某些特定實施例的詳細描述一起使用。
圖1是示出使用混合時鐘系統100向串化器/解串器提供時鐘信號的電 路圖。該混合時鐘系統包括可調節基準時鐘105，該基準時鐘105的輸出端 連接至鎖相環(PLL) 100和時鐘分頻器115的輸入端。時鐘分頻器耦合至 位于PLL的輸出端的多路復用器120。 PLL IIO還包括用于設置PLL的倍 增因子的時鐘分頻器。多路復用器120的一種設置將時鐘分頻器115從電 路去除，從而允許基準時鐘驅動PLL并產生時鐘信號。多路復用器120的 另一種設置將時鐘分頻器115插入繞過PLL的電路路徑中。當繞過PLL時， 基準時鐘的輸出在被施加到其余電路之前被時鐘分頻器115分頻。控制器 140連接至基準時鐘105、 PLL 110以及多路復用器120，以當混合時鐘系 統在正常工作模式和節能工作模式之間切換時改變這些組件的設置。混合 時鐘系統的輸出可向串化器電路125提供時鐘信號用于發送數據。混合時 鐘系統的輸出還可向時鐘數據恢復(CDR)電路130和解串器電路135提 供時鐘信號以便接收數據。'
在操作期間，基準時鐘105提供基本時鐘信號。在正常工作模式下， 基準時鐘向PLL 105提供時鐘信號。PLL 105使基準時鐘105信號倍增，并 將高速時鐘信號提供給串化器電路125和解串器電路135 (通過CDR電路 130提供給后者)。在節能模式下，基準時鐘105被調節以產生較高頻率的 時鐘信號，而且PLL IIO被關閉。代替驅動PLL，基準時鐘信號被時鐘分頻器115分頻，以向串化器電路125和解串器電路135提供適當的時鐘頻 率。在節能模式下，解串器電路135和串化器電路125以比正常工作模式 期間更低的頻率工作。
在某些實施例中，基準時鐘是時基，其可被調節以產生在30 MHz到 150MHz之間變化的時鐘信號，PLL能使時鐘信號倍增到原來的25倍，而 且時鐘分頻器可將時鐘信號分頻成原來的1/2。在此配置下，該混合時鐘系 統在正常工作模式期間在30 MHz的基準時鐘情況下能輸出750 MHz的時 鐘信號，且在節能工作模式期間在150 MHz的基準時鐘情況下能輸出75 MHz的時鐘信號。本領域技術人員將可理解的是，在該混合時鐘系統中還 可采用其它組件值以產生具有不同頻率的時鐘信號。
圖2是示出混合時鐘系統在正常模式與節能模式之間切換時的過程的 流程圖。在框205中，系統檢測數據何時通過串行鏈路正被串化器接收。 在框210中，系統等待附加數據被串化器接收。在決策框215中，如果在 超時周期內接收到附加數據，則過程循環至框205，在框205中系統監測串 化器。如果在超時周期內未接收到附加數據，則過程繼續至框220。在框 220中，混合時鐘系統進入節能模式。PLL被停用，基準時鐘的頻率被提高， 而且多路復用器被切換以啟用具有時鐘分頻器的電路路徑。本領域技術人 員將認識到除超時周期過期之外的機制也可能觸發該系統進入節能模式。 例如，系統可在每次傳輸之后自動進入節能ji式。或者，系統可監測安排 要發送的數據隊列，并且如果確定可在節能模式的較低數據傳輸率下滿足 該安排，則可進入節能模式。在決策框230中，如果系統未檢測到解串器 已經接收附加數據，則過程循環至決策框230并繼續等待數據。如果系統 檢測到數據接收，則過程繼續至框240，在框240處系統進入正常模式，然 后返回框205以監測附加數據的接收。在正常模式下，PLL被啟用，基準 時鐘的頻率被降低，而且多路復用器被切換以停用具有時鐘分頻器的電路 路徑。本領域技術人員將認識到其它狀況也可能致使進入正常模式。例如， 即使接收到附加數據，系統也可等待進入正常模式，直到附加數據以超過 節能模式的容量的速率到達。 '
實現該系統的設備可包括中央處理單元、存儲器、輸入設備(例如鍵盤和點擊設備)、輸出設備(例如顯示設備)、以及存儲設備(例如盤驅 動器)。存儲器和存儲設備是可使用實現該系統的部分的計算機可執行指 令進行編碼的計算機可讀介質，這表示包含指令的計算機可讀介質。此外， 數據結構和消息結構可經由數據傳輸介質來存儲或傳輸，諸如通信鏈路上 的信號。可使用各種通信鏈路，諸如串行傳送鏈路、因特網、局域網、廣 域網、點到點的撥號連接、蜂窩電話網絡等。
該系統的各實施例可在各種運行環境中實現，所述各種運行環境包括 個人計算機、服務器計算機、手提型或膝上型設備、多處理器系統、基于 微處理器的系統、可編程消費電子產品、數字照相機、網絡PC、小型計算 機、大型計算機、包括以上系統或設備中的任何一個的分布式計算環境等。 該計算機系統可以是蜂窩電話、個人數字助理、智能電話、個人計算機、
可編程消費電子產品、數碼相機等。
根據上述內容，將可理解的是，在此為說明目的已經描述了混合時鐘 系統的特定實施例，但在不偏離本發明的精神和范圍的情況下可作出多種 修改。因此，本發明僅受限于所附權利要求。
9
權利要求
1.一種降低存儲器設備中的功耗的方法，所述方法包括提供以基礎頻率工作的基準時鐘信號；提供以高于所述基礎頻率的頻率工作的高速傳輸時鐘信號；將所述高速傳輸時鐘信號提供給數據傳輸組件；接收向節能模式轉變的指示；以及一旦接收到所述向節能模式轉變的指示，就從所述數據傳輸組件去除所述高速傳輸時鐘信號，并將所述基準時鐘信號提供給所述數據傳輸組件。
2. 如權利要求1所述的方法，其特征在于，接收向節能模式的轉變的指示包括接收基于使用所述存儲器設備的應用的配置數據。
3. 如權利要求1所述的方法，其特征在于，接收向節能模式的轉變的指示包括確定滿足數據傳輸請求所需的數據速率。 '
4. 如權利要求1所述的方法，其特征在于，.包括在轉變至所述節能模式之后，提高所述基準時鐘信號的基礎頻率。
5. -如權利要求1所述的方法，其特征在于，通過使用鎖相環組件使所述基準時鐘信號倍增來提供所述高速傳輸時鐘信號。
6.如權利要求1所述的方法，其特征'在于，包括在接收向所述節能模式的轉變的指示之后，降低由提供所述高速傳輸時鐘信號所消耗的功率。
7. 如權利要求1所述的方法，其特征在于，通過使用鎖相環組件使所述基準時鐘信號倍增來提供所述高速傳輸時鐘信號，而且其中所述鎖相環組件在接收到向所述節能模式的轉變的指示之后關閉。
8. 如權利要求1所述的方法，其特征在于，包括接收離開所述節能模式的指示。
9. 一種用于將時鐘信號提供給數據傳輸電路的系統，包括基準時鐘組件，其被配置成提供基準時鐘信號；鎖相環組件，其被配置成使所述基準時鐘信號倍增；數據傳輸組件，其被配置成以由所提供的時鐘信號確定的速率發送或接收數據；模式確定組件，其被配置成在正常模式和節能模式之間選擇，其中在正常模式下所述經倍增的時鐘信號被提供給所述數據傳輸組件，而在節能模式下所述基準時鐘信號被提供給所述數據傳輸組件。
10. 如權利要求9所述的系統，其特征在于，所述鎖相環組件在所述節能模式下關閉。
11. 如權利要求9所述的系統，其特征在于，所述模式確定組件基于安排要發送的數據來選擇模式。
12. 如權利要求9所述的系統，其特征在于，所述模式確定組件基于接收數據的歷史速率來選擇模式。
13. 如權利要求9所述的系統，其特征在于，所述模式確定組件基于從包含所述數據傳輸電路的設備的用戶接收到的信息來選擇模式。
14，如權利要求9所述的系統，其特征在于，所述模式確定組件基于配置數據來選擇模式。
15. 如權利要求9所述的系統，其特征在于，所述模式確定組件基于從應用接收到的信號來選擇模式。
16. —種使用混合時鐘技術控制數據傳輸電路的方法，所述方法包括向所述數據傳輸電路發送指示以進入正常傳輸模式，其中在所述正常傳輸模式下數據以第一速率被發送；以所述第一速率從所述數據傳輸電路接收數據；向所述數據傳輸電路發送指示以進入節能模式，其中數據在所述節能模式下以第二速率被發送，而且其中所述數據傳輸電路在所述節能模式下工作時消耗較少功率；以及以所述第二速率從所述數據傳輸電路接收數據。
17. 如權利要求16所述的方法，其特征在于，在進入所述正常模式時所述數據傳輸電路激活鎖相環電路。 '
18. 如權利要求16所述的方法，其特征在于，在進入所述節能模式時所述數據傳輸電路停用鎖相環電路。
19. 如權利要求16所述的方法，其特征在于，所述第一速率快于所述第二速率。
20. 如權利要求16所述的方法，其特征在于，向所述數據傳輸電路發送指示以進入正常傳輸模式包括確定所述第二速率對于傳送所述數據太慢。
21. 如權利要求16所述的方法，其特征在于，向所述數據傳輸電路發送 指示以進入節能模式包括確定所述第二速率將滿足數據傳送請求。
22. 如權利要求16所述的方法，其特征在于，向所述數據傳輸電路發送 指示以進入節能模式包括確定所述數據傳輸電路的活動水平。
全文摘要
提供了一種用于提供具有降低的功耗的時鐘信號的方法和系統，稱為混合時鐘系統。該混合時鐘系統使用PLL用于高速數據傳送，但提供節能模式用于傳送數據同時消耗較少功率。在正常模式下，混合時鐘系統包括驅動PLL的在低頻下工作的基準時鐘。PLL使基準時鐘頻率倍增至更高的頻率，并將該時鐘信號提供給數據傳送電路。在節能模式下，該混合時鐘系統關閉PLL并將基準時鐘直接連接至數據傳送電路。
文檔編號H03L7/06GK101641866SQ200880009120
公開日2010年2月3日 申請日期2008年3月21日 優先權日2007年3月23日
發明者李東潤 申請人:晶像股份有限公司