本實用新型涉及電子技術、集成電路技術、寬頻帶低中頻、零中頻技術、本振信號分頻技術、IQVGA(IQ可變增益放大器)等技術領域，具體的說，是一種用于寬頻帶低中頻接收機的混頻器。

背景技術：

混頻器(MIXER)電路是一個頻率轉換的模塊，在無線通信中處于一個重要的地位。接收機中，混頻器將射頻信號轉換為中低頻信號，以實現信號處理與信息提取；發射機中，混頻器將中低頻信號轉換為射頻信號發送出去，以實現信號傳輸。

混頻器的性能參數主要有以下幾個：

1.噪聲，有源混頻器的噪聲來源主要是開關晶體管導通時的電流熱噪聲及 1/f噪聲、跨導級晶體管的電流熱噪聲以及負載級電阻熱噪聲和尾電流源級電流熱噪聲。

2.變頻損耗(增益)，一般定義產生正增益的為有源混頻器，產生負增益的為無源混頻器，增益可根據系統要求選定混頻器結構類型。

3.線性度，一般用1dB壓縮點來衡量，射頻輸入功率在遠小于本振功率時，混頻器是線性放大的，當射頻輸入功率繼續增大時，混頻器會進入非線性區域，當輸出功率偏離線性1dB時的輸入功率值作為輸入1dB壓縮點，該值越大，表示混頻器進入非線性區域越晚，線性度越好。

4.隔離度，它是指混頻器各端口間的相互隔離，包括射頻與本振、射頻與中頻、本振與中頻，該參數顯示了各端口頻率之間的干擾度。

混頻器電路結構主要分為有源混頻器及無源混頻器兩大類。而有源混頻器大部分結構都是基于Gilbert單元進行的電路結構擴展來實現更高的性能要求。 Gilbert單元電路如圖1所示，其電路主要分為負載級、開關轉換級、跨導級及尾電流源級。其主要工作原理是跨導級電路將RF射頻電壓信號轉換為電流信號，開關轉換級將本振信號與RF電流信號進行混頻輸出中頻電流信號，通過負載級電路輸出中頻電壓信號。但是這種電路不能有效的解決接收機的高鏡像抑制度、低噪聲等問題。

技術實現要素：

本實用新型的目的在于設計出一種用于寬頻帶低中頻接收機的混頻器，解決現有Gilbert單元電路所構成的有源混頻器的不足之處，通過集成本振信號分頻器作為本振驅動電路，提供高質量及相位可調節的本振信號以提高混頻器的性能，同時采用中頻可變增益放大電路(VGA)對其幅度進行調整，提高接收機的鏡像抑制度性能，整個混頻器結構具有低功耗、較高的噪聲性能以及較高的鏡像抑制性能。

本實用新型通過下述技術方案實現：一種用于寬頻帶低中頻接收機的混頻器，設置有正交混頻器電路、本振2分頻驅動電路及中頻可變增益放大電路，所述正交混頻器電路分別與本振2分頻驅動電路及中頻可變增益放大電路相連接；在正交混頻器電路內設置有依次連接的負載級電路、開關轉換級電路、跨導級電路及尾電流源電路，且負載級電路為RC并列結構的負載級電路。

進一步的為更好地實現本實用新型，采用IQ兩路負載模式代替單電阻負載結構從而在負載功能的基礎上起到低通濾波器功能，以便濾除由于頻率轉換而引起的高頻雜波分量，并能夠采用IQ兩路的開關轉換級電路，進行頻率轉換，特別采用下述設置結構：所述負載級電路包括I路負載級電路和Q路負載級電路，開關轉換級電路包括I路開關級轉換電路和Q路開關轉換級電路，且I路負載級電路連接I路開關轉換級電路，Q路負載級電路連接Q路開關轉換級電路， I路開關級轉換電路和Q路開關轉換級電路皆與跨導級電路相連接。

進一步的為更好地實現本實用新型，在I路負載級電路上能夠利用RC并列結構解決現有單電阻結構的不足，并起到低通濾波器的效果，從而濾除由于頻率轉換而引起的高頻雜波分量，并有效節約芯片面積和成本，特別采用下述設置結構：所述I路負載級電路包括第一RC并聯電路和第二RC并聯電路，第一 RC并聯電路的第一端和第二RC并聯電路的第一端共接，且第一RC并聯電路的第二端和第二RC并聯電路的第二端與I路開關轉換級電路相連接；第一RC 并聯電路包括電阻R1和電容C1，第二RC并聯電路包括電阻R2和電容C2。

進一步的為更好地實現本實用新型，在Q路負載級電路上能夠利用RC并列結構解決現有單電阻結構的不足，并起到低通濾波器的效果，從而濾除由于頻率轉換而引起的高頻雜波分量，并有效節約芯片面積和成本，特別采用下述設置結構：所述Q路負載級電路包括第三RC并聯電路和第四RC并聯電路，第三RC并聯電路的第一端和第四RC并聯電路的第一端共接，且第三RC并聯電路的第二端和第四RC并聯電路的第二端與Q路開關轉換級電路相連接，第三 RC并聯電路包括電阻R3和電容C3，第四RC并聯電路包括電阻R4和電容C4。

進一步的為更好地實現本實用新型，能夠對整個電路結構進行供電，特別采用下述設置結構：第一RC并聯電路的第一端、第二RC并聯電路的第一端、第三RC并聯電路的第一端和第四RC并聯電路的第一端共接且與電源VDD相連接。

進一步的為更好地實現本實用新型，能夠將差分本振信號ILO+和ILO-連接到第一差分放大電路和第二差分放大電路，與跨導級電路輸出過來的視射頻電流信號進行混頻，從而輸出中頻差分電流信號，特別采用下述設置結構：所述I 路開關轉換級電路包括相互連接的第一差分放大電路和第二差分放大電路，且第一差分放大電路與第一RC并聯電路相連接，第二差分放大電路和第二RC并聯電路相連接；第一差分放大電路包括晶體管M3和晶體管M4，第二差分放大電路包括晶體管M5和晶體管M6，晶體管M3的漏極和晶體管M5的漏極皆與第一RC并聯電路相連接，晶體管M4的漏極和晶體管M6的漏極皆與第二RC 并聯電路相連接，晶體管M4和晶體管M5的柵極相連接且構成ILO-端，晶體管M3的柵極和晶體管M6的柵極構成ILO+端，晶體管M3的源極和晶體管M4 的源極共接且與Q路開關轉換級電路及跨導級電路相連接，晶體管M5和晶體管M6的源極共接且與Q路開關轉換級電路及跨導級電路相連接。

進一步的為更好地實現本實用新型，能夠將經過本振2分頻驅動電路處理后的差分本振信號(I路)輸入到第一差分放大電路和第二差分放大電路，與跨導級電路輸出過來的視射頻電流信號進行混頻，從而輸出中頻差分電流信號，特別采用下述設置結構：所述ILO+端和ILO-端皆與本振2分頻驅動電路相連接。

進一步的為更好地實現本實用新型，能夠將差分本振信號QLO+和QLO-連接到第一差分放大電路和第二差分放大電路，與跨導級電路輸出過來的視射頻電流信號進行混頻，從而輸出中頻差分電流信號，特別采用下述設置結構：所述Q路開關轉換級電路包括相互連接的第三差分放大電路和第四差分放大電路，且第三差分放大電路和第三RC并聯電路相連接，第四差分放大電路和第四 RC并聯電路相連接；第三差分放大電路包括晶體管M7和晶體管M8，第二差分放大電路包括晶體管M9和晶體管M10，晶體管M7的漏極和晶體管M9的漏極皆與第三RC并聯電路相連接，晶體管M8的漏極和晶體管M10的漏極皆與第四RC并聯電路相連接，晶體管M8和晶體管M9的柵極相連接且構成QLO- 端，晶體管M7的柵極和晶體管M10的柵極構成QLO+端，晶體管M7的源極和晶體管M8的源極共接且與I路開關轉換級電路及跨導級電路相連接，晶體管 M9和晶體管M10的源極共接且與I路開關轉換級電路及跨導級電路相連接。

進一步的為更好地實現本實用新型，能夠將經過本振2分頻驅動電路處理后的差分本振信號(Q路)輸入到第一差分放大電路和第二差分放大電路，與跨導級電路輸出過來的視射頻電流信號進行混頻，從而輸出中頻差分電流信號，特別采用下述設置結構：所述QLO-端和QLO+端皆與本振2分頻驅動電路相連接。

進一步的為更好地實現本實用新型，能夠將IBIAS(偏置電流)通過鏡像電流源為跨導級電路輸出所需電流，特別采用下述設置結構：所述尾電流源電路包括由晶體管M21和晶體管M22所構成的鏡像電流源，所述晶體管M21和晶體管M22的柵極共接且與IBIAS相連接，晶體管M21和晶體管M22的源極共接且接地，晶體管M22的漏極與跨導級電路相連接，晶體管M21的漏極連接 IBIAS。

本實用新型與現有技術相比，具有以下優點及有益效果：

(1)本實用新型解決現有Gilbert單元電路所構成的有源混頻器的不足之處，通過集成本振信號分頻器作為本振驅動電路，提供高質量及相位可調節的本振信號以提高混頻器的性能，同時采用中頻可變增益放大電路(VGA)對其幅度進行調整，提高接收機的鏡像抑制度性能，整個混頻器結構具有低功耗、較高的噪聲性能以及較高的鏡像抑制性能。

(2)本實用新型提供的用于寬頻帶低中頻、零中頻接收機的混頻器電路，可以提供較高的線性度、較低的噪聲系數及較高的隔離度等性能；同時也集成了本振2分頻電路，對相位進行校準的同時采用低通濾波器改善混頻器的噪聲性能；集成IQVGA電路進行IQ兩路信號的幅度校準，改善系統的鏡像抑制性能。

附圖說明

圖1為傳統的Gilbert單元電路結構示意圖

圖2為本實用新型的系統示意圖。

圖3為本實用新型所述的正交混頻器電路原理圖。

圖4為本實用新型所述的本振2分頻驅動電路圖。

圖5為本實用新型所述的中頻可變增益放大電路圖。

圖6為本實用新型所述的中頻可變增益放大電路內的運算放大器OPA的電路結構示意圖。

其中，附圖標記如下所示：1-負載級電路，2-開關轉換級電路，3-跨導級電路，4-尾電流源電路

具體實施方式

下面結合實施例對本實用新型作進一步地詳細說明，但本實用新型的實施方式不限于此。

實施例1：

本實用新型提出了一種用于寬頻帶低中頻接收機的混頻器，解決現有 Gilbert單元電路所構成的有源混頻器的不足之處，通過集成本振信號分頻器作為本振驅動電路，提供高質量及相位可調節的本振信號以提高混頻器的性能，同時采用中頻可變增益放大電路(VGA)對其幅度進行調整，提高接收機的鏡像抑制度性能，整個混頻器結構具有低功耗、較高的噪聲性能以及較高的鏡像抑制性能，如圖2、圖3、圖4、圖5、圖6所示，特別采用下述設置結構：設置有正交混頻器電路、本振2分頻驅動電路及中頻可變增益放大電路，所述正交混頻器電路分別與本振2分頻驅動電路及中頻可變增益放大電路相連接；在正交混頻器電路內設置有依次連接的負載級電路、開關轉換級電路、跨導級電路及尾電流源電路，且負載級電路為RC并列結構的負載級電路。

本振2分頻驅動電路(Div2)為正交混頻電路(Mixer)提供正交本振驅動信號，該正交本振信號的相位可通過Div2進行調節，正交混頻電路完成射頻頻率到中頻頻率的轉換，得到的正交中頻信號通過中頻可變增益放大電路(VGA) 進行放大和幅度調節以提高接收機鏡像抑制度；該混頻器工作時，射頻差分電壓信號輸入到跨導級電路(晶體管M1及M2的柵極)，輸出電流信號到開關轉換級電路(開關轉換級電路晶體管的源極)；IQ兩路的差分本振信號分別輸入到開關轉換級電路(開關轉換級電路晶體管的柵極)，然后與射頻信號進行頻率轉換，輸出中頻差分IQ信號，再通過負載級電路輸出中頻差分電壓信號。

實施例2：

本實施例是在上述實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，采用IQ兩路負載模式代替單電阻負載結構從而在負載功能的基礎上起到低通濾波器功能，以便濾除由于頻率轉換而引起的高頻雜波分量，并能夠采用IQ兩路的開關轉換級電路，進行頻率轉換，如圖2、圖3、圖4、圖5、圖 6所示，特別采用下述設置結構：所述負載級電路包括I路負載級電路和Q路負載級電路，開關轉換級電路包括I路開關級轉換電路和Q路開關轉換級電路，且I路負載級電路連接I路開關轉換級電路，Q路負載級電路連接Q路開關轉換級電路，I路開關級轉換電路和Q路開關轉換級電路皆與跨導級電路相連接。

實施例3：

本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，在I路負載級電路上能夠利用RC并列結構解決現有單電阻結構的不足，并起到低通濾波器的效果，從而濾除由于頻率轉換而引起的高頻雜波分量，并有效節約芯片面積和成本，如圖2、圖3、圖4、圖5、圖6所示，特別采用下述設置結構：所述I路負載級電路包括第一RC并聯電路和第二RC并聯電路，第一RC并聯電路的第一端和第二RC并聯電路的第一端共接，且第一 RC并聯電路的第二端和第二RC并聯電路的第二端與I路開關轉換級電路相連接；第一RC并聯電路包括電阻R1和電容C1，第二RC并聯電路包括電阻R2 和電容C2。

實施例4：

本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，在Q路負載級電路上能夠利用RC并列結構解決現有單電阻結構的不足，并起到低通濾波器的效果，從而濾除由于頻率轉換而引起的高頻雜波分量，并有效節約芯片面積和成本，如圖2、圖3、圖4、圖5、圖6所示，特別采用下述設置結構：所述Q路負載級電路包括第三RC并聯電路和第四RC 并聯電路，第三RC并聯電路的第一端和第四RC并聯電路的第一端共接，且第三RC并聯電路的第二端和第四RC并聯電路的第二端與Q路開關轉換級電路相連接，第三RC并聯電路包括電阻R3和電容C3，第四RC并聯電路包括電阻 R4和電容C4。

實施例5：

本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，能夠對整個電路結構進行供電，如圖2、圖3、圖4、圖5、圖6 所示，特別采用下述設置結構：所述第一RC并聯電路的第一端、第二RC并聯電路的第一端、第三RC并聯電路的第一端和第四RC并聯電路的第一端共接且與電源VDD相連接。

實施例6：

本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，能夠將差分本振信號ILO+和ILO-連接到第一差分放大電路和第二差分放大電路，與跨導級電路輸出過來的視射頻電流信號進行混頻，從而輸出中頻差分電流信號，如圖2、圖3、圖4、圖5、圖6所示，特別采用下述設置結構：所述I路開關轉換級電路包括相互連接的第一差分放大電路和第二差分放大電路，且第一差分放大電路與第一RC并聯電路相連接，第二差分放大電路和第二RC并聯電路相連接；第一差分放大電路包括晶體管M3和晶體管M4，第二差分放大電路包括晶體管M5和晶體管M6，晶體管M3的漏極和晶體管 M5的漏極皆與第一RC并聯電路相連接，晶體管M4的漏極和晶體管M6的漏極皆與第二RC并聯電路相連接，晶體管M4和晶體管M5的柵極相連接且構成 ILO-端，晶體管M3的柵極和晶體管M6的柵極構成ILO+端，晶體管M3的源極和晶體管M4的源極共接且與Q路開關轉換級電路及跨導級電路相連接，晶體管M5和晶體管M6的源極共接且與Q路開關轉換級電路及跨導級電路相連接。

實施例7：

本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，能夠將經過本振2分頻驅動電路處理后的差分本振信號(I路) 輸入到第一差分放大電路和第二差分放大電路，與跨導級電路輸出過來的視射頻電流信號進行混頻，從而輸出中頻差分電流信號，如圖2、圖3、圖4、圖5、圖6所示，特別采用下述設置結構：所述ILO+端和ILO-端皆與本振2分頻驅動電路相連接。

實施例8：

本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，能夠將差分本振信號QLO+和QLO-連接到第一差分放大電路和第二差分放大電路，與跨導級電路輸出過來的視射頻電流信號進行混頻，從而輸出中頻差分電流信號，如圖2、圖3、圖4、圖5、圖6所示，特別采用下述設置結構：所述Q路開關轉換級電路包括相互連接的第三差分放大電路和第四差分放大電路，且第三差分放大電路和第三RC并聯電路相連接，第四差分放大電路和第四RC并聯電路相連接；第三差分放大電路包括晶體管M7和晶體管 M8，第二差分放大電路包括晶體管M9和晶體管M10，晶體管M7的漏極和晶體管M9的漏極皆與第三RC并聯電路相連接，晶體管M8的漏極和晶體管M10 的漏極皆與第四RC并聯電路相連接，晶體管M8和晶體管M9的柵極相連接且構成QLO-端，晶體管M7的柵極和晶體管M10的柵極構成QLO+端，晶體管 M7的源極和晶體管M8的源極共接且與I路開關轉換級電路及跨導級電路相連接，晶體管M9和晶體管M10的源極共接且與I路開關轉換級電路及跨導級電路相連接。

實施例9：

本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，能夠將經過本振2分頻驅動電路處理后的差分本振信號(Q路) 輸入到第一差分放大電路和第二差分放大電路，與跨導級電路輸出過來的視射頻電流信號進行混頻，從而輸出中頻差分電流信號，如圖2、圖3、圖4、圖5、圖6所示，特別采用下述設置結構：所述QLO-端和QLO+端皆與本振2分頻驅動電路相連接。

實施例10：

本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，能夠將IBIAS(偏置電流)通過鏡像電流源為跨導級電路輸出所需電流，如圖2、圖3、圖4、圖5、圖6所示，特別采用下述設置結構：所述尾電流源電路包括由晶體管M21和晶體管M22所構成的鏡像電流源，所述晶體管M21和晶體管M22的柵極共接且與IBIAS相連接，晶體管M21和晶體管 M22的源極共接且接地，晶體管M22的漏極與跨導級電路相連接，晶體管M21 的漏極連接IBIAS。

所述跨導級電路設置有晶體管M1和晶體管M2，晶體管M1的漏極分別與晶體管M3、晶體管M4、晶體管M7、晶體管M8的源極相連接，晶體管M1和晶體管M2的源極相連接且與晶體管M22的漏極相連接，晶體管M2的漏極分別與晶體管M5、晶體管M6、晶體管M9和晶體管M10的源極相連接，在晶體管M1的柵極上接有正極性的射頻信號RF+；在晶體管M2的柵極上接有負極性的射頻信號RF-。

實施例11：

本實施例是在上述實施例的基礎上進一步優化，如圖4所示的本振2分頻驅動電路(該電路為一種優化的本振2分頻電路，在實際應用中，現有本振2 分頻電路亦可應用在該實用新型中)，其中，IREF為偏置電流，晶體管M47～M52 與晶體管M53為鏡像電流源連接，為整個本振2分頻驅動電路的核心電路工作提供工作電流。LO+及LO-是差分輸入本振信號，控制晶體管M31～M34進行電流切換。晶體管M35、M36的柵極為差分輸入數據信號，經過一個時鐘周期傳遞到由晶體管M45、M46及M51、M52組成的源極跟隨器；電阻R為負載電阻，提供靜態偏置。晶體管M37、M38以及M41、M42為正反饋連接形式，構成鎖存結構動態保存信號；源極跟隨器M43～M46提高該電路的驅動能力。晶體管 M39、M40的漏端信號分別接到M36、M35的柵極，從而使該電路對輸入時鐘進行除2分頻。電容C5和電容C6為隔直電容，電阻R9和電阻R10為隔直電阻，其中Vb1、Vb2為偏置電壓，改變其大小即可改變輸出正交差分信號的相位值，從而使本振信號相位成為可調。電阻R11和電容C7，電阻R12和電容 C8，電阻R13和電容C9，電阻R14和電容C10分別構成低通濾波器，使前級電路的方波信號轉換為正弦信號，從而改善混頻器噪聲性能，在設計使用時，若是需要進行分段處理，還可將電容C7、電容C8、電容C9、電容C10做成可調電容從而進行頻帶選擇。

實施例12：

本實施例是在上述實施例的基礎上進一步優化，如圖5所示，提出了中頻可變增益放大電路(VGA)的電路結構框圖。其中，OPA是差分運算放大器， SW是開關，控制其并聯的電阻是否接入電路，從而改變整個反饋回路電阻值。電容C11是補償電容對OPA進行頻率補償，電阻(R15、R16)是反饋電阻， R1～Rn是可調反饋電阻，通過SW的控制對該電路進行增益控制，從而實現增益可調，通過該電路對IQ兩路中頻信號分別進行幅度校準，結合本振2分頻驅動電路的相位校準，可以實現中頻信號的幅度一致、相位完全正交，從而提高接收機的鏡像抑制性能。

如圖6所示為中頻可變增益放大電路(VGA)中運算放大器OPA的電路結構示意圖。其中，晶體管M61及M62作為輸入級輸入信號INP、INN，M65及 M66作為第二級放大，輸出信號OUTP、OUTN，是一個兩級放大結構的全差分運算放大器。晶體管M67～M70，電阻R1、電容C1以及晶體管M72共同構成共模電平負反饋控制電路，通過運算放大器作用，使OUTP、OUTN的電平與共模電平Vcom相等。IB是偏置電流，晶體管M71與M72～M75構成鏡像電流源，為運算放大器提供電流輸出。電阻RC為密勒補償電阻電容。

以上所述，僅是本實用新型的較佳實施例，并非對本實用新型做任何形式上的限制，凡是依據本實用新型的技術實質對以上實施例所作的任何簡單修改、等同變化，均落入本實用新型的保護范圍之內。