專利名稱：基于特殊數字中頻結構的數字接收機系統的制作方法
技術領域：
本發明涉及無線移動通信無線接入技術領域，尤其涉及基于特殊數字中頻結構的數字接收機系統。
背景技術：
傳統的基于數字中頻技術的數字接收機系統一般包含了射頻接收子系統、數字中頻處理子系統、基帶信號處理子系統和后臺處理子系統等。射頻接收子系統實現信號從RF到IF的轉換處理；數字中頻處理子系統實現模擬IF到數字基帶I、Q的數據處理，基帶數字信號處理子系統，完成同步和解調處理，后臺處理實現通信接口控制、接口電平的轉換以及與外界計算機的互連等。其中，射頻放大和下變頻子系統一般采用超外差或是零中頻的設計方式，超外差式系統的諧波和雜散抑制較難實現，而零中頻式系統容易出現DC(直流)偏移。在現有技術條件下，一般將射頻接收模塊和數字下變頻集中在一個芯片上實現，容易出現數字信號與模擬信號的相互干擾，影響了接收機的性能，而且，由于混入較多的模擬電路，系統指標一致性不好，調試比較復雜。雖然部分接收機將射頻接收模塊和數字下變頻利用不同專用芯片實現，但專用芯片由于靈活性不強，適用性大大降低，而且，專用芯片無法校正由于I、Q信號相位、幅度不平衡而導致的本振泄漏。
中國專利CN1472903A公開了一種CDMA接收機系統。該接收機采用了常規的數字中頻處理技術實現，將射頻接收模塊和數字下變頻利用不同專用芯片實現，系統構成比較復雜，不利于利用可編程邏輯器件來實現，系統成本較高，同時，需要使用大動態的A/D轉換器來滿足系統的動態要求，對A/D的性能要求較高。

發明內容
本發明的目的在于克服現有技術的缺點，提供基于特殊數字中頻結構的數字接收機系統，本發明大大提高了接收機的接收動態范圍，很好的抑制帶外雜散、消除本振泄漏有效減少接收機的頻率偏移，有效提高接收機的接收靈敏度。
本發明的目的通過下述技術方案實現基于特殊數字中頻結構的數字接收機系統，包括射頻接收子系統、A/D轉換器、數字基帶信號處理子系統、時鐘子系統、數字下變頻子系統、微芯片控制子系統及自動頻率控制子系統，所述射頻接收子系統的輸出端依次通過A/D轉換器、數字下變頻子系統與數字基帶信號處理子系統的輸入端連接、所述時鐘子系統、微芯片控制子系統的輸出端分別與射頻接收子系統、A/D轉換器、數字下變頻子系統、數字基帶信號處理子系統的輸入端連接，所述自動頻率控制子系統的輸入端與數字基帶信號處理子系統的輸出端連接，所述自動頻率控制子系統的輸出端與射頻接收子系統的輸入端連接。
所述數字下變頻子系統包括A/D數據處理和AGC控制模塊、特殊數字本振模塊、混頻處理模塊、倍數可變抽取濾波模塊、增益調節模塊、直流本振抑制模塊、載波功率統計模塊，所述A/D數據處理和AGC控制模塊的輸出端依次通過混頻處理模塊、倍數可變抽取濾波模塊、增益調節模塊與直流本振抑制模塊的輸入端連接，所述特殊數字本振模塊的輸出端與混頻處理模塊的輸入端連接，所述直流本振抑制模塊的輸出端與載波功率統計模塊的輸入端連接。
所述A/D數據處理和AGC控制模塊包括AGC控制模塊、A/D數據處理模塊以及控制處理模塊，所述AGC控制模塊的輸出端通過A/D數據處理模塊與控制處理模塊的輸入端連接，所述控制處理模塊的輸出端與AGC控制模塊的輸入端連接；所述倍數可變抽取濾波模塊包括抽取濾波系統、補償濾波器及整形濾波器，所述抽取濾波器通過補償濾波器與整形濾波器連接。
所述抽取濾波系統包括抽取濾波器，多路復用器及分路器，所述多路復用器通過抽取濾波器與分路器連接，所述補償濾波器是CFIR濾波器或IIR濾波器。
所述抽取濾波器是FIR或IIR濾波器。
所述射頻接收子系統包括射頻帶通濾波器、模擬ATT、放大器、混頻器、本振LO以及抗混迭帶通濾波器，所述射頻帶通濾波器的依次通過模擬ATT、放大器、混頻器與抗混迭帶通濾波器的輸入端連接，所述本振LO的輸出端與混頻器的輸入端連接。
所述數字下變頻子系統用CPLD、FPGA、DSP和ASIC芯片中任意一種實現。
基于特殊數字中頻結構的數字接收機系統的數字信號處理方法，包括以下步驟(1)射頻接收子系統對接收的射頻信號進行處理，將射頻信號轉變為模擬中頻信號輸出到A/D轉換器；(2)A/D轉換器將接收的模擬中頻信號進行模數轉換處理，輸出高速率的數字中頻信號到數字下變頻子系統；
(3)數字下變頻子系統對數字中頻信號進行數字下變頻處理，輸出低速基帶信號到基帶信號處理子系統；(4)基帶信號處理子系統對接收的低速基帶信號進行同步、信道解碼、信道估計以及載波搜索處理。
所述步驟(3)數字下變頻信號處理包括以下步驟(a)A/D數據處理和AGC控制模塊中對來自A/D轉換器輸出的數字中頻信號進行衰減以及放大處理，并將衰減以及放大處理后的數字中頻信號輸出到混頻模塊。
(b)A/D數據處理和AGC控制模塊輸出的數字中頻信號與特殊數字本振模塊提供的本振信號通過混頻處理模塊進行混頻處理，輸出基帶信號；(c)基帶信號通過倍數可變抽取濾波模塊，實現對基帶信號的抽取濾波處理，濾波后的信號經過增益調節模塊、時延調整模塊以及直流本振抑制處理模塊，輸出低速的基帶信號。
所述步驟(b)中特殊數字本振模塊產生的本振信號的頻率是A/D轉換模塊采樣率fs的 其相位偏移為0，所述本振信號是 和 所述n為整數；所述步驟(c)中濾波處理過程是將I、Q兩路數據信號交織起來分為M組數據，并對分組數據進行乘法和累加處理。
所述M組數據為10組數據，該10組數據分別為I路的DDC00和Q路的0 DDC1形成第一組，I路的-DDC20和Q路的0-DDC3形成第二組，I路的DDC40和Q路的DDC50形成第三組，I路的-DDC60和Q路的0-DDC7形成第四組，I路的DDC80和Q路的0 DDC9形成第五組，I路的-DDC100和Q路的0 -DDC11形成第六組，I路的DDC120和Q路的0 DDC13形成第七組，I路的-DDC140和Q路的0 -DDC15形成第八組，I路的DDC160和Q路的0 DDC17形成第九組，I路的-DDC180和Q路的0 -DDC19形成第十組。
本發明與現有技術相比具有如下優點和有益效果1、本發明降低對前端A/D器件的要求，在數字下變頻處理中進行AGC控制，提高了A/D的動態范圍，大大提高了接收機的接收動態范圍。
2、數字下變頻子系統易于利用可編程邏輯器件來實現，可以組建多種形式的中頻系統，形成不同功能、制式和接口的數字接收機。
3、本發明可以在可編程邏輯器件中實現高性能的數字濾波、本振抑制等處理，很好的抑制帶外雜散以及消除本振泄漏，大大提高接收機的性能。
4、本接收機可以結合數字下變頻系統和射頻接收子系統實現自動頻率控制功能，根據數字信號所計算頻率的偏差，然后通過調整RF的頻偏，實現接收機的自動頻率控制，有效減少接收機的頻率偏移，提高接收機的接收靈敏度。


圖1是基于數字中頻技術的數字接收機系統原理框圖；圖2是現有采用全數字AGC的CDMA接收機系統的結構圖；圖3是本發明基于特殊數字中頻結構的數字接收機系統的結構原理圖；圖4是本發明基于特殊數字中頻結構的數字接收機系統的射頻接收子系統的結構圖；圖5是本發明基于特殊數字中頻結構的數字接收機系統的數字下變頻子系統的結構圖；圖6是采用常規的抽取濾波器實現的框架圖；圖7是本發明采用的抽取濾波器的實現框架圖；圖8是本發明采用的抽取濾波器的數據處理原理圖；圖9是本發明采用的抽取濾波器的具體實現圖；圖10是本發明的I、Q數據分組圖。
具體實施例方式
下面結合實施例及附圖對本發明作進一步詳細的描述，但本發明的實施方式不限于此。
實施例如圖1所示，基于數字中頻技術的數字接收機系統包括施主天線、射頻接收子系統、數字中頻處理子系統、基帶信號處理子系統、后臺處理子系統，所述射頻接收子系統實現信號從到IF的轉換處理；數字中頻處理子系統實現模擬IF到數字基帶I、Q的轉換處理，基帶數字信號處理子系統，完成同步和解調處理，后臺處理實現通信接口控制、接口電平的轉換以及與外界計算機的互連等。
如圖2所示，采用全數字AGC的CDMA接收機系統包括中頻解調單元和基帶信號處理單元所述的中頻解調單元接收模擬的中頻信號，輸出數字基帶信號，包括順序連接的A/D變換器、正交解調器、數字下變頻和成型濾波器、信號功率檢測器、自動增益控制參數生成器和量化表；所述的信號功率檢測器和自動增益控制參數生成器順序連接；所述的信號功率檢測器是測量成型濾波器輸出的數字基帶的功率采集信號的能量，所述的自動增益控制參數生成器向所述的量化表輸出AGC參數，用于保證基帶信號輸出在一定的范圍之內，所述的中頻解調單元輸出的數字基帶信號由成型濾波器輸出的數字基帶的功率采集信號查詢量化表后輸出。
如圖3所示，本發明基于特殊數字中頻結構的數字接收機系統包括射頻接收子系統、A/D轉換器、數字基帶信號處理子系統、時鐘子系統、微芯片控制子系統及自動頻率控制子系統、數字下變頻子系統，所述射頻接收子系統的輸出端依次通過A/D轉換器、數字下變頻子系統與數字基帶信號處理子系統的輸入端連接、所述時鐘子系統、微芯片控制子系統的輸出端分別與射頻接收子系統、A/D轉換器、數字下變頻子系統、數字基帶信號處理子系統的輸入端連接，所述自動頻率控制子系統的輸入端與數字基帶信號處理子系統的輸出端連接，所述自動頻率控制子系統的輸出端與射頻接收子系統的輸入端連接。
基于特殊數字中頻結構的數字接收機系統的數字信號處理方法，包括以下步驟(1)射頻接收子系統對接收的射頻信號進行處理，將射頻信號轉變為模擬中頻信號輸出到A/D轉換器；(2)A/D轉換器將接收的模擬中頻信號進行模數轉換處理，輸出高速率的數字中頻信號到數字下變頻信號；(3)數字下變頻子系統對數字中頻信號進行數字下變頻處理，輸出低速基帶信號到基帶信號處理子系統；(4)基帶信號處理子系統對接收的低速基帶信號進行同步、信道解碼、信道估計以及載波搜索處理。
所述時鐘子系統為整個系統各個子系統和模塊提供參考時鐘信號，并負責數字接收機系統的時鐘管理和分發，實現時鐘的分頻、倍頻等處理；所述微芯片控制子系統負責整個數字接收機系統的監測和控制，可以通過系統總線和接收機系統的各個子模塊進行監控和告警處理。若某一子系統或是子模塊出現工作異常，進行系統復位處理，和進行告警上報處理，微芯片控制子系統還整個系統的程序下載和更新，如FPGA、DSP程序的下載；所述自動頻率控制子系統主要實現整個接收機系統的自動頻率校正，以調整接收機接收信號與輸入信號的出現的頻率偏差，需要根據所接收到的基帶速據，計算頻率的偏差，通過調節電壓值來調整RF的偏差。自動頻率中，所選用的晶振的控制電壓需要很穩定，抗干擾。否則會導致晶振的頻率不穩定。
如圖4所示，本發明基于特殊數字中頻結構的數字接收機系統的射頻接收子系統包括射頻帶通濾波器、模擬ATT、放大器、混頻器、本振LO以及抗混迭帶通濾波器，所述射頻帶通濾波器的依次通過、模擬ATT、放大器、混頻器與抗混迭帶通濾波器的輸入端連接，所述本振LO的輸出端與混頻器的輸入端連接。模擬中頻信號頻率范圍限定在60MHz～200MHz，便于射頻子系統和數字中頻處理系統的設計和實現。雖然射頻子系統的構成比較復雜，但這樣的處理，使得輸出帶寬適中的寬帶模擬中頻信號，不需要超高速的采樣，后續的A/D轉換處理可以大大簡化。
如圖5所示，本發明基于特殊數字中頻結構的數字接收機系統的數字下變頻子系統包括A/D數據處理和AGC控制模塊、特殊數字本振模塊、混頻處理模塊、倍數可變抽取濾波模塊、增益調節模塊、直流本振抑制模塊、載波功率統計模塊，所述A/D數據處理和AGC控制模塊的輸出端依次通過混頻處理模塊、倍數可變抽取濾波模塊、增益調節模塊與直流本振抑制模塊的輸入端連接，所述特殊數字本振模塊的輸出端與混頻處理模塊的輸入端連接，所述直流本振抑制模塊的輸出端與載波功率統計模塊的輸入端連接。
所述A/D數據處理和AGC控制模塊包括AGC控制模塊、A/D轉換模塊以及控制處理模塊，所述AGC控制模塊的輸出端通過A/D轉換模塊與控制處理模塊的輸入端連接，所述控制處理模塊的輸出端與AGC控制模塊的輸入端連接。該AGC控制模塊和控制處理模塊組成反饋控制系統，AGC控制模塊根據控制處理模塊發出的決策和控制信號，根據A/D的特性，實現對輸入信號的衰減以及放大處理，以起到保護A/D轉換器的同時，提高A/D轉換器的動態范圍。控制處理模塊完成輸出給AGC控制模塊的控制信號功能外，還必須具備如下一些功能根據后續處理需求，將A/D轉換后的數據轉變為適合混頻處理的并行或是串行數據。
所述混頻處理模塊，為了提高數據處理效率，常規上需要利用可編程邏輯器件中的專用硬件乘法器來實現，但根據特殊數字本振所提供的本振信號，該混頻處理只需利用少量的LUT即可實現，而且，實現過程中只涉及到乘以1和-1處理，不需要為防止數據溢出而進行的位數擴展處理，節約了可編程邏輯器件的資源。
所述特殊數字本振模塊為數字下變頻器提供本振源，該特殊數字本振的特性如下其頻率對應為A/D采樣率fs的 相位偏移為0。這樣，該數字本振所形成的cos和sin信號對應為 和 (其中n為整數)。由此可知cos對應1 0 -1 0 1 0 -1 0……；sin對應0 1 0 -1 0 1 0 -1……。顯然，該本振信號無需利用可編程邏輯器件中的ROM表來實現，節約了可編程邏輯器件的ROM資源；該特殊本振的引入，也使得本下變頻系統的實現架構將區別于以往的數字下變頻器，同時，采用該特殊本振，也便于可編程邏輯器件的實現。
所述倍數可變抽取濾波模塊包括抽取濾波系統、補償濾波器及整形濾波器，所述抽取濾波系統通過補償濾波器與整形濾波器連接。其中補償濾波器可以選用CFIR濾波器、IIR濾波器或其它形式的濾波器。倍數可變抽取濾波模塊根據基帶信號處理要求，實現對輸入中頻信號可變倍數的抽取和濾波處理。抽取的倍數將根據系統要求、信號特性以及器件承受度等進行折中考慮和選定。如果抽取濾波器通帶內衰減滿足要求，可以旁路該補償濾波器。最后整形濾波器主要目的是對整個信道進行整形濾波處理，可以采用時分復用可編程邏輯器件的資源來設計濾波器，提高資源的利用率。在實際系統設計中，為了降低系統時延以及減少可編程器件的資源利用，如果抽取濾波器通帶內衰減滿足要求，可以旁路補償濾波器，也可以將抽取濾波器和補償濾波器利用一個濾波器實現，也可以將補償濾波器和整形濾波器利用一個濾波器來實現，也可以將倍數可變抽取濾波模塊利用一個帶補償特性的抽取濾波器來實現。
所述增益調節模塊實現對下變頻系統增益的控制和調節，輸出正確的信號，以充分利用A/D轉換器的動態范圍，該增益調節隨算法處理流程不同，自動進行相應的增益控制。
所述直流本振模塊抑制實現抵消下變頻處理中，由于A/D轉換器引入的直流信號以及算法截位處理等所引入的直流信號，提高系統性能。由于利用可編程邏輯器件實現數字下變頻算法，需要在處理過程中，不斷進行截位處理，而二進制補碼在截位時，會使得負數變得更負，正數變得更正，導致輸出的數據幅度不平衡，出現直流泄漏。所以，可以采用“對稱舍入”算法來抑制直流泄漏，也可以采用直流濾波的方法實現對直流的抑制，還可以采用其他的方法來進行直流的抑制，如求取信號的均值，對信號進行補償處理。
本發明中的數字下變頻子系統，該系統數字下變頻信號處理包括以下步驟(a)A/D數據處理和AGC控制模塊中接收來自A/D轉換器輸出的數字中頻信號，對該數字中頻信號進行衰減以及放大處理從而保護A/D轉換器，并將衰減以及放大處理后的數字中頻信號輸出到混頻模塊。
(b)A/D數據處理和AGC控制模塊輸出的數字中頻信號與特殊數字本振模塊提供的本振信號通過混頻處理模塊進行混頻處理，輸出基帶信號；(c)基帶信號通過倍數可變抽取濾波模塊，實現對基帶信號的抽取濾波處理，濾波后的信號經過增益調節模塊以及直流本振抑制處理模塊，輸出低速的基帶信號。
如圖6所示，常規的抽取濾波器通常需要兩個抽取濾波器來實現抽取濾波處理，這樣，非常浪費可編程邏輯器件的資源。傳統的節約資源的方法，就是采用時分復用，但在此類設計中，采用時分復用，只有提高可編程邏輯器件的時鐘頻率，這樣，對可編程邏輯器件的要求會比較高。
如圖7所示，本發明提供的抽取濾波系統包括抽取濾波器，多路復用器(MUX)及分路器(DEMUX)，所述多路復用器(MUX)通過抽取濾波器與分路器(DEMUX)連接。其中抽取濾波器可采用FIR、IIR濾波器或其它形式的濾波器。
根據該系統，本發明提出了一種解決方法，根據混頻后，I、Q信號的特性，優化濾波器結構，利用時分復用可編程邏輯資源的方式，只用一個抽取濾波器，即可實現對I、Q數據的抽取濾波處理。而且，該方法無需提高可編程邏輯器件的工作時鐘頻率，降低了對可編程邏輯器件的要求，在這里可以將I、Q數據進行如圖10分組。
本發明對I、Q數據進行分組，分組的數目為10組，所述10組數據分別為I路的DDC00和Q路的0 DDC1形成第一組，I路的-DDC20和Q路的0 -DDC3形成第二組，I路的DDC40和Q路的DDC50形成第三組，I路的-DDC60和Q路的0 -DDC7形成第四組，I路的DDC80和Q路的0 DDC9形成第五組，I路的-DDC100和Q路的0 -DDC11形成第六組，I路的DDC120和Q路的0 DDC13形成第七組，I路的-DDC140和Q路的0 -DDC15形成第八組，I路的DDC160和Q路的0 DDC17形成第九組，I路的-DDC180和Q路的0 -DDC19形成第十組。
利用多路選擇該多路復用器(MUX)對輸入的I、Q數據進行選通處理，實現數據的分組，只需使用同一個抽取濾波器，完成對I、Q數據的抽取和濾波處理，最后，利用DEMUX(分路器)進行濾波后I、Q數據的分離。
如圖8所示，本發明可采用一個4倍抽取的20階濾波系統對60MSPS速率的輸入數據進行處理，第一次采樣點A出現在濾波系統的如下階次中1、5、9、13、17；第二次采樣點B出現在濾波系統的如下階次中2、6、10、14、18；第三次采樣點C出現在濾波系統的如下階次中3、7、11、15、19；第四次D采樣點出現在濾波系統的如下階次中4、8、12、16、20；第五次采樣點出現在濾波系統的如下階次中1、5、9、13、17…由此可知，第五次采樣點所出現的濾波系統的階次與第一次采樣點相同，第六次采樣點所出現的濾波系統的階次與第二次采樣點相同，依次類推，這樣，可以對20個濾波系統系數進行分組，分成四組，每組進行循環移位，簡化設計。同時，濾波系統每次只需5次乘法處理，無需進行20次乘法處理，即可輸出濾波后15MSPS速率的數據，節約了可編程邏輯器件中專用乘法器硬件資源的使用。乘法處理后的的累加運算，可以使用單獨的流水線加法處理，但為了節約可編程邏輯器件的資源，該處累加運算可以采用時分累加處理方法，時分復用可編程邏輯資源。
如圖9所示，本發明采用的抽取濾波器，該抽取濾波器的工作頻率是15MHZ，由于采用4∶1的抽取處理，可知，采樣點A以15MHZ的間隔出現在濾波器的階數為1 5 9 13 17(1對應濾波器的第1階系數)，采樣點B以15MHZ的間隔出現在在濾波器的階數為26101418，以此類推。雖然數據輸入速率是60MSPS，但可編程邏輯器件輸出數據頻率是15MHz，所以，可編程邏輯器件工作在60MHz的頻率下，就可以時分復用資源，實現對I、Q兩路數據的抽取和濾波處理。
所述實施例為本發明較佳的實施方式，但本發明的實施方式并不受所述實施例的限制，其他的任何未背離本發明的精神實質與原理下所作的改變、修飾、替代、組合、簡化，均應為等效的置換方式，都包含在本發明的保護范圍之內。
權利要求
1.基于特殊數字中頻結構的數字接收機系統，包括射頻接收子系統、A/D轉換器、數字基帶信號處理子系統、時鐘子系統、微芯片控制子系統及自動頻率控制子系統，其特征在于，還包括數字下變頻子系統，所述射頻接收子系統的輸出端依次通過A/D轉換器、數字下變頻子系統與數字基帶信號處理子系統的輸入端連接、所述時鐘子系統、微芯片控制子系統的輸出端分別與射頻接收子系統、A/D轉換器、數字下變頻子系統、數字基帶信號處理子系統的輸入端連接，所述自動頻率控制子系統的輸入端與數字基帶信號處理子系統的輸出端連接，所述自動頻率控制子系統的輸出端與射頻接收子系統的輸入端連接。
2.根據權利要求1所述的基于特殊數字中頻結構的數字接收機系統，其特征在于，所述數字下變頻子系統包括A/D數據處理和AGC控制模塊、特殊數字本振模塊、混頻處理模塊、倍數可變抽取濾波模塊、增益調節模塊、直流本振抑制模塊、載波功率統計模塊，所述A/D數據處理和AGC控制模塊的輸出端依次通過混頻處理模塊、倍數可變抽取濾波模塊、增益調節模塊與直流本振抑制模塊的輸入端連接，所述特殊數字本振模塊的輸出端與混頻處理模塊的輸入端連接，所述直流本振抑制模塊的輸出端與載波功率統計模塊的輸入端連接；所述射頻接收子系統包括射頻帶通濾波器、模擬ATT、放大器、混頻器、本振LO以及抗混迭帶通濾波器，所述射頻帶通濾波器的依次通過、模擬ATT、放大器、混頻器與抗混迭帶通濾波器的輸入端連接，所述本振LO的輸出端與混頻器的輸入端連接。
3.根據權利要求2所述的基于特殊數字中頻結構的數字接收機系統，其特征在于，所述A/D數據處理和AGC控制模塊包括AGC控制模塊、A/D數據處理模塊以及控制處理模塊，所述AGC控制模塊的輸出端通過A/D數據處理模塊與控制處理模塊的輸入端連接，所述控制處理模塊的輸出端與AGC控制模塊的輸入端連接；所述倍數可變抽取濾波模塊包括抽取濾波系統、補償濾波器及整形濾波器，所述抽取濾波器通過補償濾波器與整形濾波器連接。
4.根據權利要求3所述的基于特殊數字中頻結構的數字接收機系統，其特征在于，所述抽取濾波系統包括抽取濾波器，多路復用器及分路器，所述多路復用器通過抽取濾波器與分路器連接，所述補償濾波器是CFIR濾波器或IIR濾波器。
5.根據權利要求4所述的基于特殊數字中頻結構的數字接收機系統，其特征在于，所述抽取濾波器是FIR或IIR濾波器。
6.根據權利要求1或2所述的基于特殊數字中頻結構的數字接收機系統，其特征在于，所述數字下變頻子系統用CPLD、FPGA、DSP和ASIC芯片中任意一種實現。
7.根據權利要求1所述的基于特殊數字中頻結構的數字接收機系統的數字信號處理方法，其特征在于，包括以下步驟(1)射頻接收子系統對接收的射頻信號進行處理，將射頻信號轉變為模擬中頻信號輸出到A/D轉換器；(2)A/D轉換器將接收的模擬中頻信號進行模數轉換處理，輸出高速率的數字中頻信號到數字下變頻子系統；(3)數字下變頻子系統對數字中頻信號進行數字下變頻處理，輸出低速基帶信號到基帶信號處理子系統；(4)基帶信號處理子系統對接收的低速基帶信號進行同步、信道解碼、信道估計以及載波搜索處理。
8.根據權利要求7所述的數字信號處理方法，其特征在于，所述步驟(3)數字下變頻信號處理包括以下步驟(a)A/D數據處理和AGC控制模塊中對來自A/D轉換器輸出的數字中頻信號進行衰減以及放大處理，并將衰減以及放大處理后的數字中頻信號輸出到混頻模塊；(b)A/D數據處理和AGC控制模塊輸出的數字中頻信號與特殊數字本振模塊提供的本振信號通過混頻處理模塊進行混頻處理，輸出基帶信號；(c)基帶信號通過倍數可變抽取濾波模塊，實現對基帶信號的抽取濾波處理，濾波后的信號經過增益調節模塊、時延調整模塊以及直流本振抑制處理模塊，輸出低速的基帶信號。
9.根據權利要求8所述的數字信號處理方法，其特征在于，所述步驟(b)中特殊數字本振模塊產生的本振信號的頻率是A/D轉換模塊采樣率fs的 其相位偏移為0，所述本振信號是 和 所述n為整數；所述步驟(c)中濾波處理過程是將I、Q兩路數據信號交織起來分為M組數據，并對分組數據進行乘法和累加處理。
10.根據權利要求9所述一種數字下變頻子系統的數字下變頻信號處理方法，其特征在于，所述M組數據為10組數據，該10組數據分別為I路的DDC0O和Q路的O DDC1形成第一組，I路的-DDC2O和Q路的O-DDC3形成第二組，I路的DDC4O和Q路的DDC5O形成第三組，I路的-DDC6O和Q路的O-DDC7形成第四組，I路的DDC8O和Q路的O DDC9形成第五組，I路的-DDC10O和Q路的O-DDC11形成第六組，I路的DDC12O和Q路的O DDC13形成第七組，I路的-DDC14O和Q路的O-DDC15形成第八組，I路的DDC16O和Q路的O DDC17形成第九組，I路的-DDC18O和Q路的O-DDC19形成第十組。
全文摘要
本發明公開了基于特殊數字中頻結構的數字接收機系統，該系統包括射頻接收子系統、A/D轉換器、數字基帶信號處理子系統、數字下變頻子系統、時鐘子系統、微芯片控制子系統及自動頻率控制子系統，所述射頻接收子系統的輸出端依次通過A/D轉換器、數字下變頻子系統與數字基帶信號處理子系統的輸入端連接，本發明結構簡單、成本低、利于用可編程邏輯器件來實現、對A/D的性能要求較低且系統集成度較高。
文檔編號H04L27/38GK101075814SQ20071002794
公開日2007年11月21日 申請日期2007年5月10日 優先權日2007年5月10日
發明者胡應添, 張遠見, 羅漫江 申請人:京信通信系統(中國)有限公司