本發明涉及測繪領域，具體涉及一種基于ZYNQ架構的GNSS接收機板卡。
背景技術：
Zynq平臺是賽靈思公司(Xilinx)推出的基于Xilinx可編程SoC(System onChip，片上系統)架構的行業第一個低功耗、低成本、系統性強、靈活性高的可擴展處理平臺。Zynq平臺由兩部分組成：處理器系統PS(Processing System，簡稱PS)和可編程邏輯PL(Programmable Logic，簡稱PL)。PS部分以ARM Cortex-A9雙核處理器為核心，配有AXI互聯矩陣，以太網、UART等通用外設控制器等，提供了全面的操作系統支持。PL部分基于Xilinx 7系列FPGA架構，提供了通用硬件可編程資源，包括CLB(Configurable Logic Blocks，可配置邏輯塊)、IOB(Input/Output Blocks，輸入輸出塊)、時鐘資源、高性能ADC、DSP、Block RAM(塊隨機存儲器)等。
GNSS(Global Navigation Satellite System，全球導航衛星系統)泛指所有的衛星導航系統，包括全球的、區域的和增強的，如美國的GPS、俄羅斯的Glonass、歐洲的Galileo、中國的北斗衛星導航系統，以及相關的增強系統。隨著中國北斗衛星導航系統的發展，國產高精度多模多頻板卡也陸續研制成功，大多數板卡的處理器系統和可編程邏輯單元分別使用兩個芯片實現，在功耗、體積、成本、性能方面都有很大的提升空間。
現有板卡中存在功耗大、體積大、成本高的問題。
技術實現要素：
本發明提供了一種用于測繪的基于Zynq平臺的高精度定位板卡設計，旨在解決針對現有板卡中存在功耗大、體積大、成本高的問題，采用的技術方案為：
一種基于ZYNQ架構的GNSS接收機板卡，GNSS接收機板卡包括有一ZYNQ7處理器和中頻數據輸入端，中頻數據輸入端用于輸入中頻數據至ZYNQ7處理器；
ZYNQ7處理器配置有：
QSPI FLASH控制器、DDR控制器、UART控制器，QSPI FLASH控制器上外掛有QSPI FLASH存儲器，DDR控制器上外掛有SDRAM存儲器，UART(Universal Asynchronous Receiver and Transmitter，通用異步收發傳輸器)控制器用于控制UART傳輸器給用戶TTL格式的電平；
雙核處理器和一個獨立的FPGA處理器，雙核處理器和FPGA處理器通過AXI總線進行數據的交互，雙核處理器的其中一個內核用于運行GNSS接收機操作系統，另一個內核用于進行定位解算，FPGA處理器具有GNSS基帶數據處理單元；
GNSS基帶數據處理單元用于處理輸入到FPGA處理器的中頻數據以得到應用于雙核處理器端的定位解算的原始數據；雙核處理器的其中一個內核通過總線讀取原始數據進行解算，解算結果或者原始數據通過UART傳輸器8輸出給用戶。
上述的基于ZYNQ架構的GNSS接收機板卡，其中，ZYNQ7處理器包含ARM Cortex-A9雙核處理器和一個獨立的xilinx Artix-7系列的FPGA處理器。
上述的基于ZYNQ架構的GNSS接收機板卡，其中，雙核處理器和FPGA處理器之間的數據交互采用AXI總線訪問BRAM控制器實現，BRAM控制器總線寬度為32，深度為65536字節；
雙核處理器的兩個內核之間通過共享內存傳輸和接收數據，雙核處理器的其中一個內核用于運行linux操作系統。
上述的基于ZYNQ架構的GNSS接收機板卡，其中，中頻數據輸入端用于接受接收天線傳送過來的GPS、北斗系統的衛星信號，完成接收信號的射頻處理功能，實現接收信號射頻到中頻信號的轉換，提供中頻數據給GNSS基帶數據處理單元作為輸入。
上述的基于ZYNQ架構的GNSS接收機板卡，其中，GNSS基帶數據處理單元設有分別包括GPS、北斗信號通道的基帶處理部分，通道個數根據硬件資源使用情況決定。
上述的基于ZYNQ架構的GNSS接收機板卡，其中，定位解算模塊根據GNSS基帶數據處理單元得到的包括原始觀測量偽距和載波相位信息進行處理得到接收機的位置和速度信息，通過UART輸出給用戶；處理方法包括最小二乘法、加權最小二乘法、卡爾曼濾波法。
上述的基于ZYNQ架構的GNSS接收機板卡，其中，QSPI FLASH控制器上外掛有128Mb的QSPI FLASH存儲器，用于存儲用戶數據。
上述的基于ZYNQ架構的GNSS接收機板卡，其中，DDR控制器上外掛有4096Mb的LPDDR2SDRAM存儲器，用于系統程序運行。
上述的基于ZYNQ架構的GNSS接收機板卡，其中，還包括時鐘輸入模塊。
上述的基于ZYNQ架構的GNSS接收機板卡，其中，GNSS基帶數據處理單元通過本地碼產生器和本地載波產生器復現接收偽碼和接收載波信號，實現接收信號的解調和解擴功能，以捕獲、跟蹤基帶信號，捕獲方案基于匹配濾波器+FFT的方法實現，捕獲以后利用Costas環和DLL環完成對各捕獲衛星信號的連續跟蹤，進而完成對信號的解調、解擴和觀測量的提取；
電文處理完成衛星電文的BIT同步、幀同步功能后，結束衛星電文的提取。
本發明的優點在于：
1、本發明的設計與傳統的接收機設計方法相比，接收機處理器只有一片ZYNQ但包含三個處理器核，有效滿足接收機各功能及資源的需求，硬件成本大幅度降低，體積大幅度縮小。
2、本發明的設計與傳統的接收機設計方法相比，ZYNQ平臺內部模塊控制器及參數配置簡單方便，可根據用戶需求快速設置，大幅度減少開發周期。
3、本發明的設計與傳統的接收機設計方法相比，數據交互采用處理器內部總線，可靠性和穩定性大幅提高。
附圖說明
通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特征、外形和優點將會變得更明顯。在全部附圖中相同的標記指示相同的部分。并未刻意按照比例繪制附圖，重點在于示出本發明的主旨。
圖1為本發明提供的一種基于ZYNQ架構的GNSS接收機板卡的示意圖。
具體實施方式
在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
為了徹底理解本發明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發明的技術方案。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
本發明提供了一種基于ZYNQ架構的GNSS接收機板卡，GNSS接收機板卡包括有一ZYNQ處理器和中頻數據輸入端1，中頻數據輸入端1用于輸入中頻數據至ZYNQ處理器；
ZYNQ處理器配置有：
QSPI FLASH控制器、DDR控制器、UART控制器，QSPI FLASH控制器上外掛有QSPI FLASH存儲器6，DDR控制器上外掛有SDRAM存儲器7，UART控制器用于控制UART傳輸器8給用戶TTL電平；
雙核處理器和一個獨立的FPGA處理器2，雙核處理器和FPGA處理器2通過AXI總線3進行數據的交互，雙核處理器的其中一個內核4用于運行GNSS接收機操作系統，另一個內核5用于進行定位解算，FPGA處理器2具有GNSS基帶數據處理單元11；
GNSS基帶數據處理單元11用于處理輸入到FPGA處理器2的中頻數據以得到應用于雙核處理器端的定位解算的原始數據；雙核處理器的其中一個內核5通過總線讀取原始數據進行解算，解算結果或者原始數據通過UART傳輸器8輸出給用戶。
在本發明中，ZYNQ處理器內部通過選擇進行配置跟外部接口對應的外設控制器(即圖示MIO模塊)，包括QSPI FLASH控制器、DDR控制器、UART控制器，進而和外部模塊(QSPI FLASH存儲器6、SDRAM存儲器7、UART傳輸器8)進行數據傳輸。
在本發明一可選的實施例中，ZYNQ處理器包含ARM Cortex-A9雙核處理器(即圖示PS-A、PS-B)和一個獨立的Artix-7系列的FPGA處理器2(即圖示PL端)。
在本發明一可選的實施例中，雙核處理器和FPGA處理器2之間的數據交互采用AXI總線3訪問BRAM控制器9實現。進一步優選的，BRAM控制器9總線寬度為32，深度為65536字節。進一步的，雙核處理器的兩個內核4(PS-A)、5(PS-B)之間通過共享內存傳輸和接收數據。雙核處理器的其中一個內核4用于運行linux操作系統。
在本發明一可選的實施例中，中頻數據輸入端1用于接受GNSS接收天線傳送過來的GPS、北斗系統的衛星信號，完成接收信號的射頻處理功能，實現接收信號射頻到中頻信號的轉換，提供中頻數據給GNSS基帶數據處理單元11作為輸入。
在本發明一可選的實施例中，GNSS基帶數據處理單元11設有分別包括GPS、北斗信號通道的基帶處理部分，通道個數根據硬件資源使用情況決定。
在實際應用中，基帶處理模塊還可以由ZYNQ處理器的PL端和PS-A端共同完成，基帶數據處理單元模塊包含基帶信號處理通道，實現信號數字下變頻、基帶信號的捕獲、跟蹤、電文處理、信號的解調等功能，其包含的數字下變頻模塊對各個頻點基帶信號獨立進行下變頻處理，由于接收信號是含有多路信道的寬帶信號，中頻處理要將隱含在其中的各衛星信號提取出來。
在本發明一可選的實施例中，GNSS基帶數據處理單元11通過本地碼產生器和本地載波產生器復現接收偽碼和接收載波信號，實現接收信號的解調和解擴功能，以捕獲、跟蹤基帶信號，捕獲方案基于匹配濾波器+FFT的方法實現，捕獲以后利用Costas環和DLL環完成對各捕獲衛星信號的連續跟蹤，進而完成對信號的解調、解擴和觀測量的提取。電文處理完成衛星電文的BIT同步、幀同步等功能，完成衛星電文的提取，供后續的應用信息處理模塊之用。
在本發明一可選的實施例中，定位解算模塊根據GNSS基帶數據處理單元11得到的包括原始觀測量偽距和載波相位信息進行處理得到接收機的位置和速度信息，通過UART輸出給用戶。其中，處理方法包括最小二乘法、加權最小二乘法、卡爾曼濾波法。
在本發明一可選的實施例中，QSPI FLASH控制器上外掛有128Mb的QSPI FLASH存儲器6，用于存儲用戶數據。
在本發明一可選的實施例中，DDR控制器上外掛有4096Mb的LPDDR2SDRAM存儲器7，用于系統程序運行。
在本發明一可選的實施例中，ZYNQ處理器還包括時鐘輸入模塊10，用于輸入時鐘信號。
綜上所述，本發明提供了一種基于ZYNQ架構的GNSS接收機板卡設計方法，包括基于IP核的硬件系統環境設計和基于定制硬件平臺的軟件控制程序設計。硬件系統主要包括一片ZYNQ7處理器，ZYNQ上配置了QSPI FLASH控制器、DDR控制器、UART控制器。QSPI FLASH控制器上外掛了一片128Mb的QSPI FLASH用于用戶程序存儲；DDR控制器上外掛了一片4096Mb的LPDDR2用于程序運行；UART控制器控制UART給用戶輸出TTL電平。軟件系統包括PL端GNSS基帶處理部分、PS端linux操作系統和定位解算部分、PS和PL的數據交互部分；基帶處理部分處理輸入到PL端的中頻數據得到用于PS端的定位解算的原始數據，PS通過AXI總線訪問PL端的BRAM控制器讀取BRAM中的原始數據進行解算，解算結果或者原始數據通過UART輸出給用戶。本發明所述的一種基于ZYNQ架構的GNSS接收機板卡實現了高精度GNSS板卡的低成本、低功耗、高集成度的需求。
本發明的優點在于：
1、本發明的設計與傳統的接收機設計方法相比，接收機處理器只有一片ZYNQ但包含三個處理器核，有效滿足接收機各功能及資源的需求，硬件成本大幅度降低，體積大幅度縮小。
2、本發明的設計與傳統的接收機設計方法相比，ZYNQ平臺內部模塊控制器及參數配置簡單方便，可根據用戶需求快速設置，大幅度減少開發周期。
3、本發明的設計與傳統的接收機設計方法相比，數據交互采用處理器內部總線，可靠性和穩定性大幅提高。
以上對本發明的較佳實施例進行了描述。需要理解的是，本發明并不局限于上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施；任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發明的實質內容。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。