具有高質量外延層的納米線半導體器件及其制造方法
【技術領域】
[0001]本公開涉及半導體領域，更具體地，涉及一種具有高質量外延層的納米線半導體器件及其制造方法。
【背景技術】
[0002]隨著半導體器件的發展，期望以迀移率高于硅(Si)的半導體材料來制作高性能半導體器件如金屬氧化物半導體場效應晶體管(MOSFET)。但是，難以形成高質量的高迀移率半導體材料。

【發明內容】

[0003]本公開的目的至少部分地在于提供一種具有高質量外延層的半導體器件及其制造方法。
[0004]根據本公開的一個方面，提供了一種半導體器件，包括:襯底;與襯底相隔開的至少一條納米線;至少一個半導體層，分別繞各納米線外周形成以至少部分環繞相應納米線，且繞各納米線形成的各半導體層彼此分離;在襯底上形成的隔離層，隔離層露出各半導體層；以及在隔離層上形成的與半導體層相交的柵堆疊，其中柵堆疊包括至少部分環繞各半導體層外周的柵介質層以及柵導體層。
[0005]根據本公開的另一方面，提供了一種半導體器件，包括:襯底;與襯底相隔開的至少兩條納米線，其中，各納米線沿大致垂直于襯底表面的方向排列，且各納米線彼此間隔開大致平行延伸，其中至少一對相鄰的納米線相對于它們之間的中線在晶體結構上是鏡像對稱的;在襯底上形成的隔離層，隔離層露出各納米線；以及在隔離層上形成的與納米線相交的柵堆疊，其中柵堆疊包括至少部分環繞各納米線外周的柵介質層以及柵導體層。
[0006]根據本公開的再一方面，提供了一種制造半導體器件的方法，包括:在襯底上形成鰭狀結構;在形成有鰭狀結構的襯底上形成支撐層，并將該支撐層構圖為從襯底表面延伸至鰭狀結構的表面并因此將鰭狀結構與襯底在物理上連接的支撐部;去除鰭狀結構的一部分，以形成與襯底隔開的至少一條納米線；以及以各納米線為種子層，分別生長半導體層。
[0007]根據本公開的又一方面，提供了一種制造半導體器件的方法，包括:在襯底上形成鰭狀結構;在形成有鰭狀結構的襯底上形成支撐層，并將該支撐層構圖為從襯底表面延伸至鰭狀結構的表面并因此將鰭狀結構與襯底在物理上連接的支撐部;去除鰭狀結構的一部分，以形成與襯底隔開的至少一條納米線；以各納米線為種子層，分別生長半導體層;在最靠近襯底的半導體層與襯底之間以及在各半導體層之間，形成掩模層；以納米線和掩模層為掩模，選擇性刻蝕各半導體層，使得半導體層留于納米線與掩模層之間；以及選擇性去除納米線和掩模層。
[0008]根據本公開的實施例，可以利用相對于襯底懸置的納米線作為種子層，來生長半導體層，半導體層可以具有高迀移率。這種懸置種子層可以使納米線和半導體層中的應力弛豫，從而有助于抑制納米線或半導體層中的缺陷。
【附圖說明】
[0009]通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優點將更為清楚，在附圖中:
[0010]圖1-15是示意性示出了根據本公開實施例的制造半導體器件流程的示意圖；
[0011]圖16-17是示意性示出了根據本公開另一實施例的制造半導體器件流程中部分階段的示意圖；
[0012]圖18-19是示意性示出了根據本公開另一實施例的制造半導體器件流程中部分階段的示意圖；
[0013]圖20-24是示意性示出了根據本公開另一實施例的制造半導體器件流程中部分階段的示意圖。
【具體實施方式】
[0014]以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本公開的概念。
[0015]在附圖中示出了根據本公開實施例的各種結構示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節，并且可能省略了某些細節。圖中所示出的各種區域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據實際所需可以另外設計具有不同形狀、大小、相對位置的區域/層。
[0016]在本公開的上下文中，當將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當調轉朝向時，該層/元件可以位于該另一層/元件“下”。
[0017]根據本公開的實施例，提供了一種具有懸置鰭結構的半導體器件。具體地，該器件的鰭相對于襯底懸置。在此，所謂“懸置”，是指鰭與襯底相分離。注意，鰭與襯底之間的間隔可以被其他材料(例如，隔離層)填充。鰭可以包括高迀移率半導體材料，以改善器件性能。在此，所謂的“高迀移率”是指相對于硅(Si)的迀移率要高。高迀移率半導體材料例如Ge、SiGe或II1-V族化合物半導體等。
[0018]鰭可以是在襯底上與襯底隔開的納米線上(例如，外延)形成的半導體層。在此，所謂“納米線”是指呈線狀，即其縱向延伸長度遠大于其截面尺度，且截面尺度在納米級別的結構。納米線可以相對于襯底懸置，例如大致平行于襯底的表面延伸。于是，半導體層可以至少部分地環繞納米線的外周形成，從而與納米線沿大致相同的方向延伸(因此呈鰭狀)且隨后可以用作器件的鰭。在此，所謂“部分地環繞”，是指沿納米線的縱向延伸方向可以存在一范圍，在該范圍內，半導體層可以完全包封納米線的外表面。也即，在該范圍內，在與納米線的縱向延伸方向垂直的截面上，半導體層可以形成閉合圖案(例如，與納米線的截面形狀相對應的矩形、多邊形等)。當然，納米線除了被支撐部覆蓋的表面之外，其余表面也可以被半導體層覆蓋。納米線相對較細(例如，寬度/高度為約3?20nm)，且相對于襯底懸置。這樣，在生長過程中納米線和半導體層中的應力可以得以弛豫，且因此可以抑制或避免在納米線或半導體層中產生缺陷。
[0019]或者，鰭可以是如上形成的半導體層位于納米線上側和/或下側的部分。半導體層的其余部分例如位于納米線左側和右側的部分以及納米線可以去除。這樣，鰭本身呈現納米線的形式。對于以同一納米線為種子生長的半導體層，其位于該納米線上側的部分和位于該納米線下側的部分分別從納米線的上、下側表面開始生長，因此它們的晶體結構相對于它們之間的中心可以大致鏡像對稱。
[0020]納米線可以經支撐部物理連接到襯底并因此由襯底支撐。在納米線的縱向延伸方向上，納米線與支撐部相連接的部分的延伸范圍可以小于納米線的縱向延伸長度。這樣，當僅觀察納米線、襯底和支撐部之間的位置關系(不考慮其他層結構)時，納米線類似于一種懸梁構造，支撐部類似于懸梁的銷定結構(anchor)。
[0021]支撐部可以包括沿襯底表面延伸的橫向延伸部分以及沿大致垂直于襯底表面的方向延伸的豎直延伸部分，其中豎直延伸部分延伸至納米線沿大致垂直于襯底表面的豎直側壁上。這樣，通過該支撐部，將納米線物理連接到襯底上，并因此由襯底支撐。支撐部的豎直延伸部分可以在納米線的相對兩側的豎直側壁上延伸，從而夾持納米線。
[0022]支撐部可以設于納米線的兩側端部之一或兩端，或設于納米線的中部。
[0023]襯底上可以形成有隔離層，用以電隔離器件的柵堆疊和襯底。隔離層的頂面可以比最低的半導體層/納米線面向襯底的底面要靠近襯底，從而露出各半導體層/納米線。這樣，柵堆疊可以環繞半導體層/納米線(，即器件的鰭)。
[0024]這種半導體器件例如可以如下制作。具體地，可以在襯底上形成鰭狀結構。隨后，將去除該鰭狀結構的一部分以得到與襯底分離的至少一條納米線，這些納米線可以相對于襯底懸置。
[0025]為了支撐隨后將懸置的納米線，可以形成支撐部。這種支撐部可以如下形成。具體地，可以在形成有鰭狀結構的襯底上形成支撐層，并將該支撐層構圖為從襯底表面延伸至鰭狀結構的表面并因此將鰭狀結構與襯底在物理上連接的支撐部。支撐層的構圖可以利用掩模進行。在垂直于鰭狀結構縱向延伸方向的方向上，掩模在鰭狀結構上方延伸超出鰭狀結構的